[发明专利]使用延迟锁相环的本地振荡器信号生成在审
| 申请号： | 201810964900.6 | 申请日： | 2014-12-12 |
| 公开（公告）号： | CN109150163A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | E·特洛弗茨 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03K23/68 | 分类号： | H03K23/68;H03L7/081;H03L7/16 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 袁逸 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 公开了一种时钟生成电路，其可以用相对不易受VCO拉频影响的方式生成多个相位延迟信号。该时钟生成电路可包括：用以生成振荡信号的电路；用以生成其频率等于该振荡信号的频率的1/(n+0.5)倍的RF信号的分频器，其中，n是大于或等于1的整数值且n+0.5是非整数值；以及用以生成多个本地振荡器信号的DLL电路，其中这些本地振荡器信号相对于彼此相位延迟。 | ||
| 搜索关键词： | 振荡器信号 时钟生成电路 振荡信号 电路 相位延迟信号 延迟锁相环 相位延迟 分频器 | ||
【主权项】：
1.一种时钟生成电路，用以生成各自具有相同的本地振荡器频率的P个本地振荡器信号相位，其中P是大于1的整数，所述时钟生成电路包括：用以生成其频率等于所述本地振荡器频率的1/K倍的振荡信号的电路，其中K是整数；延迟锁相环DLL电路，包括用以接收振荡信号的输入，并且包括用以提供相应N个DLL输出相位的N＝P*K个输出，其中所述DLL输出相位具有相同的频率，并且相对于彼此相位延迟；以及组合逻辑电路，包括用以接收DLL输出相位的多个输入，以及包括用以提供所述P个本地振荡器信号相位的多个输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810964900.6/，转载请声明来源钻瓜专利网。
- 上一篇：N管可控传输型绝热结构及其构成的一位全加器
- 下一篇：产生恒定基准电流的芯片
