[发明专利]用于高速串行数据传输的驱动器以及高速串行接口发射机

摘要

本发明公开了一种用于高速串行数据传输的驱动器结构和高速串行接口发射机，通过高速MUX结合组合逻辑来搭建高速串行数据传输的驱动器，每个接口驱动器单元都可以被配置工作在当前数据Data，或Data_PRE或者Data_POST，配置方式更加灵活，可以实现任意想要的预加重系数，并且没有接口驱动器单元电路处于闲置状态，资源利用率更高。

主权项

1.一种用于高速串行数据传输的驱动器，其特征在于，所述驱动器包括并联在输出差分节点TX_P和TX_N之间的2^N个接口驱动器单元；每个所述接口驱动器单元包括：左单元电路和右单元电路，所述左单元电路和所述右单元电路为左右差分镜像对称结构；所述左单元电路和所述右单元电路均包括：第一MUX、第二MUX、第三MUX、第四MUX、与非门、PMOS管和NOMS管；其中，所述第一MUX的两路输入信号为VDD和GND，选通信号为控制每个接口驱动器单元的使能信号slice_en，输出信号与所述第四MUX的第二输入端相连；左单元电路中的所述第二MUX的两路输入信号为Data和Data_PRE/Data_POST，选通信号为控制预加重输入信号的使能信号tx_deemph，输出信号连接至所述第三MUX的第二输入端和所述第四MUX的第一输入端；所述第三MUX的第一输入端的输入信号为VDD，输出信号连接PMOS管的栅极；所述第四MUX的输出信号连接NMOS管的栅极；且所述第三MUX和所述第四MUX的选通信号为所述与非门的输出信号；其中，所述与非门的两路输入信号为控制每个接口驱动器单元的使能信号slice_en和控制幅度的使能信号tx‑amplitude；所述左单元电路中的所述PMOS管的漏极和所述NOMS管的漏极通过电阻与第一输出差分节点TX_N相连；所述左单元电路中的所述PMOS管的源极与VDD连接，NOMS管的源极与GND连接；所述左单元电路和所述右单元电路为左右差分镜像对称结构，其中，所述右单元电路的第二MUX的两路输入信号为Data_b和Data_b_PRE/Data_b_POST；所述右单元电路的PMOS管的漏极和所述NOMS管的漏极通过电阻与第二输出差分节点TX_P相连；所述右单元电路中的所述PMOS管的源极与VDD连接，NOMS管的源极与GND连接；其中，合路器将P路信号转换成Data和Data_b两路差分数据；其中，Data这一路差分数据通过反相器与各个左单元电路中的第二MUX的第一输入端相连，且Data这一路数据还经过第一D触发器延时和反相器生成Data_PRE/Data_POST输入到各个左单元电路中的第二MUX的第二输入端；Data_b这一路差分数据通过反相器与各个右单元电路中的第二MUX的第一输入端相连；且Data_b这一路差分数据还经过第二D触发器延时和反相器生成Data_b_PRE/Data_b_POST输入到各个右单元电路中第二MUX的第二输入端。