[发明专利]一种基于Arria10 FPGA的双处理节点的信号处理系统

摘要

本发明公开了一种基于Arria10 FPGA的双处理节点的信号处理系统，具备处理密度高、存储容量大、传输速率快、对外互连灵活的优点，该信号处理系统包括两个相同的处理节点；每个处理节点均由一片FPGA芯片以及连接在FPGA芯片上的高速缓存DDR4和QSFP光模块组成；两处理节点的FPGA芯片通过8对高速XCVR总线相连；信号处理系统具备7个VPX接插件，分别为：P0、P1、P2、P3、P4、P5以及P6；信号处理系统通过VPX接插件连接外部主控板，通过三大协议交换芯片完成实现信号处理系统与外部主控板之间、以及信号处理系统内部两处理节点之间的数据传输，三大协议交换芯片即串行快速输入输出SRIO交换芯片、周边元件接口PCI交换芯片以及以太网交换芯片。

主权项

1.一种基于Arria10 FPGA的双处理节点的信号处理系统，其特征在于，该信号处理系统包括两个相同的处理节点；每个处理节点均由一片FPGA芯片以及连接在FPGA芯片上的高速缓存DDR4和QSFP光模块组成；两处理节点的FPGA芯片通过8对高速XCVR总线相连；所述信号处理系统具备7个VPX接插件，分别为：P0、P1、P2、P3、P4、P5以及P6；所述信号处理系统通过所述VPX接插件连接外部主控板，以实现所述信号处理系统与所述外部主控板之间、以及所述信号处理系统内部两处理节点之间的数据传输；其中P0用于供电管理，P0在连接外部VPX电源12V/5V，在所述信号处理系统内部通过多级DC‑DC转换器产出所述信号处理系统所需的不同电压值；P1用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间串行数据的传输，P1通过串行快速输入输出SRIO交换芯片连接两个处理节点中的FPGA芯片，所述FPGA芯片与所述SRIO交换芯片之间通过16对SRIO数据总线连接，所述SRIO交换芯片与P1之间通过16对SRIO数据总线连接；P2用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间之间PCIE数据的传输，P2通过周边元件接口PCIE交换芯片连接所述FPGA芯片，所述FPGA芯片与所述PCIE交换芯片之间通过8对PCIE数据总线连接，所述PCIE交换芯片与P2之间通过16对PCIE数据总线连接；P3实现自定义总线，用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间符合自定义总线协议的数据的传输，所述自定义总线为SRIO标准协议或者其他用户自定义协议，P3通过8对高速XCVR总线连接所述FPGA芯片；P4用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间以太网数据的传输，P4通过以太网交换芯片连接所述FPGA芯片，所述FPGA芯片和所述以太网交换芯片之间通过一对千兆以太网总线相连，所述以太网交换芯片和P4之间通过2对千兆以太网SGMII接口相连；所述以太网交换芯片具备一个千兆以太网接口RJ45；P5为备用的VPX接插件；P6用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间同步定时数据的传输，P6通过同步定时总线与所述FPGA芯片相连。