[发明专利]一种基于FPGA的RSSP-II协议MAC码快速验证装置

摘要

一种基于FPGA的RSSP‑II协议MAC码快速验证装置，FPGA1和FPGA2中均通过编程语言硬件编程有以下模块：数据接口模块、MAC调度模块、DES模块、双通道比较模块。其中DES模块包括DES顶模块，DES core模块，Key_schedule子密钥生成模块，crp单轮循环模块。双通道比较模块用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志；若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。本发明采用有限状态机以及流水线的设计方法，在保证处理速度的基础上，充分考虑到系统资源的消耗，达到了速度与面积的平衡。本发明有效降低了高速铁路车地无线安全通信RSSP‑II协议的CPU资源占用，极大提高数据吞吐量，缩短鉴权时延，具有更高的安全性和可靠性。

主权项

1.一种基于FPGA的RSSP‑II协议MAC码快速验证装置，其特征在于，FPGA1通过片内UART与CPU1以及无线模块进行通信，CPU1通过16位并行总线与本地外围控制及通信电路通信；FPGA2通过片内UART与CPU2以及无线模块进行通信，CPU2通过16位并行总线与本地外围控制及通信电路通信；FPGA1与FPGA2间双通道比较通过片内UART完成；CPU1与CPU2间双通道比较通过UART完成；上述CPU1和CPU2的型号相同；上述FPGA1和FPGA2中均通过编程语言硬件编程有以下模块：数据接口模块：用于接收CPU待处理数据和双通道MAC校验数据，包括明文数据、密钥数据、写标志、数据结束标志；数据接口模块内部采用两个16转64位的数据FIFO，并采用控制状态机，根据输入数据信息进行状态跳转，将64位的明文及3个轮密钥分别存入不同寄存器并向MAC调度模块传输，同时产生MAC调度模块状态机的一系列控制信号，并输出允许写标志；MAC调度模块：用于产生DES模块的控制标志及寄存器数据分配，并完成异或运算等基本运算过程；采用控制状态机模型，根据接收到的数据接口模块的数据及控制标志，以及DES模块产生的数据及控制标志进行状态的跳转；MAC调度模块将处理的数据及控制信息发送至DES模块，控制DES模块的数据操作及状态机的跳转；DES模块：用于实现MAC验证码生成的底层DES算法；DES模块包括DES顶层模块、DES_core模块、key_schedule子密钥生成模块、crp单轮循环模块；DES顶层模块：主要完成子模块的实例化和调用功能；DES_core模块：用于完成初始置换操作、逆初始置换操作、16轮循环控制，采用控制状态机，根据来自MAC调度模块的控制信息进行状态跳转，生成轮控制标志，输出为忙标志、加解密完成标志以及64位的一轮DES结果，分别传送至MAC调度模块和数据接口模块进行状态机控制及运算处理；Key_schedule子密钥生成模块：用于产生16轮迭代运算的轮密钥，采用流水线设计方式，即在每一个基本运算单元后插入一级寄存器，共插入16级寄存器，下一个基本单元执行时调用上一级寄存器的值就构成了16级的寄存器；crp单轮循环模块：用于完成DES运算中的一轮基本运算，包括扩展E置换、异或运算、S盒置换以及P盒变化；置换及异或运算等基本运算均可使用assign语句实现，S盒采用查表法进行实现，查表法的本质是一个RAM，通过地址输入进行存储区的对应，输出4位的特定数据；双通道比较模块：用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志；若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。