[发明专利]一种地面雷达自适应距离幅度加权系统及方法有效

专利信息
申请号: 201810675350.6 申请日: 2018-06-27
公开(公告)号: CN108594197B 公开(公告)日: 2022-03-04
发明(设计)人: 谢仁宏;乔帅;王丽妍;芮义斌;李鹏;郭山红;仇雯;王丙休 申请(专利权)人: 南京理工大学
主分类号: G01S7/41 分类号: G01S7/41
代理公司: 南京理工大学专利中心 32203 代理人: 马鲁晋
地址: 210094 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种地面雷达自适应距离幅度加权系统及方法,所述方法包括以下步骤:首先高速ADC模块接收雷达中频回波信号,并对其进行数字化处理,获得中频数字回波信号;接着FPGA模块对中频数字回波信号进行数字正交下变频处理,采集基带数据并将其存储于DSP的EMIF外扩存储器;然后DSP模块获取上一步存储的基带数据,之后根据基带数据求取加权系数,并将加权系数存储于DSP的EMIF外扩存储器;最后FPGA模块从DSP的EMIF外扩存储器读取加权系数,并根据加权系数对中频数字回波信号进行数字正交下变频处理,获得加权后的基带数据,实现自适应距离幅度加权。本发明能保证强杂波区域回波定点处理不溢出,提高远距离弱杂波区域的杂波基底,进而提高雷达的检测和虚警性能。
搜索关键词: 一种 地面 雷达 自适应 距离 幅度 加权 系统 方法
【主权项】:
1.一种地面雷达自适应距离幅度加权系统,其特征在于,包括高速ADC模块、高速DAC模块、FPGA模块、DSP模块、时钟模块、电源模块;所述高速DAC模块的输入端与FPGA模块相连;所述高速ADC模块的输出端与FPGA模块相连;FPGA模块通过EMIF总线接口和GPIO接口与DSP模块相连;所述时钟模块与高速ADC、高速DAC模块、FPGA模块、DSP模块均相连;所述电源模块与高速ADC模块、高速DAC模块、FPGA模块、DSP模块均相连;所述高速DAC模块,用于将FPGA产生的中频信号转化为模拟信号;所述高速ADC模块,用于对雷达信号中的中频信号进行数字化处理;所述FPGA模块,用于实现正交下变频、自适应距离幅度加权;所述DSP模块,用于读取FPGA存储的数据并实时求取加权系数;所述时钟模块,用于为高速DAC模块、高速ADC模块、FPGA模块、DSP模块提供工作时钟;所述电源模块,用于为高速DAC模块、高速ADC模块、FPGA模块、DSP模块提供工作电压。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京理工大学,未经南京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810675350.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top