[发明专利]AES加密运算单元、AES加密电路及加密方法

摘要

本发明适用于加密技术领域，提供了一种AES加密运算单元、AES加密电路及加密方法，本发明提出的AES加密运算单元通过常数矩阵的合并与合成运算，将轮变换中的所有线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短AES加密电路的关键路径，且减少AES加密电路的实现面积。

主权项

1.一种AES加密运算单元，其特征在于，所述AES加密运算单元包括：选择器S1、合成矩阵乘法运算单元1、复合域乘法逆运算单元、合成矩阵乘法运算单元2、常数加运算单元1、常数加运算单元2及选择器S2，其中，选择器S1的两输入端分别与反馈数据输入端及明文数据输入端连接，选择器S1的输出端及密钥输入端与合成矩阵乘法运算单元1的输入端连接，合成矩阵乘法运算单元1的一输出端与复合域乘法逆运算单元的输入端连接，另一输出端与密文数据输出端连接，复合域乘法逆运算单元的输出端与合成矩阵乘法运算单元2的输入端连接，合成矩阵乘法运算单元2的两输出端分别与常数加运算单元1及常数加运算单元2的输入端连接，常数加运算单元1及常数加运算单元2的输出端分别与选择器S2的两输入端连接，选择器S2的输出端与反馈数据输出端连接；在进行第一轮普通轮变换运算时，选择器S1选择将从明文数据输入端口输入明文数据向量Df＝[df0,df1,df2,df3]T输出到合成矩阵乘法运算单元1，在进行第二轮至第(Nr‑1)轮普通轮变换运算、末轮变换运算及密钥加运算时，选择器S1选择将从反馈数据输入端口输入数据向量Dn＝[dn0,dn1,dn2,dn3]T输出到合成矩阵乘法运算单元1；合成矩阵乘法运算单元1，将选择器S1输出的数据向量Dv＝[d0,d1,d2,d3]T及从密钥输入端输入的密钥向量kv＝[k0,k1,k2,k3]T组合成一个列向量Pv＝[d0,d1,d2,d3,k0,k1,k2,k3]T，将合成矩阵Δ与列向量Pv进行乘法运算，将乘法运算结果的第一行至第四行组成的向量Lv＝[l0,l1,l2,l3]T输出到复合域逆乘法子运算单元，乘法运算结果的第五行至第八行组成的向量Cv＝[c0,c1,c2,c3]T输出到密文数据输出端口，所述合成矩阵Δ的具体表达形式为：其中，合成矩阵Δ由常数矩阵δ、组合而成，常数矩阵分别为GF(2⁸)域上乘常数×{01}₁₆的矩阵形式，常数矩阵δ为将GF(2⁸)域上的元素映射到复合域的映射矩阵；复合域乘法逆运算单元，将Lv＝[l0,l1,l2,l3]T中每个字节进行复合域乘法逆运算，并将运算结果Iv＝[i0,i1,i2,i3]T输出到合成矩阵乘法子运算单元2，所述复合域为任意与GF(28)域同构的复合域；合成矩阵乘法运算单元2，将合成矩阵Λ与数据向量Iv＝[i0,i1,i2,i3]T进行乘法运算，将乘法运算结果的第一行至第四行组成的向量Qn＝[qn0,qn1,qn2,qn3]T及第五行至第八行组成的向量Ql＝[ql0,ql1,ql2,ql3]T分别输出到常数加运算单元1及常数加运算单元2，所述合成矩阵Λ具体表达如下：其中，合成矩阵Λ由常数矩阵γ₃、γ₂、γ₁组合而成，常数矩阵γ₃为常数矩阵δ和常数矩阵的乘积，即常数矩阵γ₂为常数矩阵δ和常数矩阵的乘积，即常数矩阵γ₁为常数矩阵δ和常数矩阵的乘积，即常数矩阵分别为GF(2⁸)域上乘常数×{03}₁₆、×{02}₁₆、×{01}₁₆的矩阵形式，常数矩阵δ为将GF(2⁸)域上的元素映射到复合域的映射矩阵；常数加运算单元1，将向量Qn＝[qn0,qn1,qn2,qn3]T与常数向量Ωv＝[ω,ω,ω,ω]T相加运算，其中，常数ω为AES S盒中仿射运算所指定的字节常数，将运算结果Rn＝[rn0,rn1,rn2,rn3]T输出到选择器S2中；常数加运算单元2将向量Ql＝[ql0,ql1,ql2,ql3]T与常数向量Ωv＝[ω,ω,ω,ω]T相加运算，将运算结果Rl＝[rl0,rl1,rl2,rl3]T输出到选择器S2中；在进行普通轮变换运算时，选择器S2将运算结果Rn＝[rn0,rn1,rn2,rn3]T通过反馈数据输出端反馈至反馈数据输入端，在进行末轮变换运算时，选择器S2将运算结果Rl＝[rl0,rl1,rl2,rl3]T通过反馈数据输出端反馈至反馈数据输入端；所述合成矩阵乘法运算单元1、复合域乘法逆运算单元、合成矩阵乘法运算单元2、常数加运算单元1及常数加运算单元2的数据位宽均为4字节。