[发明专利]串行器和包括该串行器的存储装置有效
| 申请号： | 201810594016.8 | 申请日： | 2018-06-11 |
| 公开（公告）号： | CN109217876B | 公开（公告）日： | 2022-08-05 |
| 发明（设计）人： | 金在亨;A·阿克巴 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 串行器和包括该串行器的存储装置。一种数据输出装置包括：第一串行器，该第一串行器从第一数据线接收具有第一大小的第一并行数据，并且选择性地输出各自具有与所述第一大小的1/2对应的第二大小的第一串行数据和第二串行数据；第二串行器，该第二串行器从第二数据线接收具有所述第一大小的第二并行数据，并且选择性地输出各自具有所述第二大小的第三串行数据和第四串行数据；以及锁存电路，该锁存电路锁存所述第一串行器的输出和所述第二串行器的输出，并且输出具有所述第一大小的串行输出数据。 | ||
| 搜索关键词： | 串行 包括 存储 装置 | ||
【主权项】：
1.一种数据输出装置，该数据输出装置包括：第一串行器，该第一串行器从第一数据线接收具有第一大小的第一并行数据，并且选择性地输出各自具有与所述第一大小的1/2对应的第二大小的第一串行数据和第二串行数据；第二串行器，该第二串行器从第二数据线接收具有所述第一大小的第二并行数据，并且选择性地输出各自具有所述第二大小的第三串行数据和第四串行数据；以及锁存电路，该锁存电路锁存所述第一串行器的输出和所述第二串行器的输出，并且输出具有所述第一大小的串行输出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810594016.8/，转载请声明来源钻瓜专利网。
- 上一篇：曼彻斯特编码解码方法
- 下一篇：串行器和包括该串行器的存储装置
