[发明专利]一种基于雷达信号并行处理的中间数据存储方法及装置有效
| 申请号： | 201810524278.7 | 申请日： | 2018-05-28 |
| 公开（公告）号： | CN109001688B | 公开（公告）日： | 2022-08-02 |
| 发明（设计）人： | 翟厚臻;肖鹏;陈跃 | 申请（专利权）人： | 中国电子科技集团公司第二十九研究所 |
| 主分类号： | G01S7/28 | 分类号： | G01S7/28;G01S7/40 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司 51214 | 代理人： | 詹永斌 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开了一种基于雷达信号并行处理的中间数据存储方法及装置，该装置包括包括信号处理分机和存储模块，信号处理分机通过通信链路与存储模块相连，信号处理分机包括m个DSP模块，各DSP模块均通过通信链路与存储模块相连，第i个DSP模块中包括k |
||
| 搜索关键词： | 一种 基于 雷达 信号 并行 处理 中间 数据 存储 方法 装置 | ||
【主权项】：
1.一种基于雷达信号并行处理的中间数据存储装置，包括信号处理分机和存储模块，信号处理分机通过通信链路与存储模块相连，其特征在于，信号处理分机包括m个DSP模块，各DSP模块均通过通信链路与存储模块相连，第i个DSP模块中包括ki个DSP芯片，每个芯片分别在通信链路拓扑中分配有不同的节点ID，m个DSP模块并行工作，依次接收CPI周期内的采样数据，即在第n个CPI周期内，由第n％m个DSP模块接收采样数据，各DSP模块中的DSP芯片分别同时对各芯片接收到的数据进行处理，并顺序输出包头数据、DDC数据、脉冲压缩数据、MTD数据和CFAR数据给存储模块，其中，m、n和ki均为大于0的整数，i＝1,2,3...m。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十九研究所，未经中国电子科技集团公司第二十九研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810524278.7/，转载请声明来源钻瓜专利网。
