[发明专利]专用集成电路芯片的布局结构及方法在审
| 申请号： | 201810372342.4 | 申请日： | 2018-04-24 |
| 公开（公告）号： | CN108536989A | 公开（公告）日： | 2018-09-14 |
| 发明（设计）人： | 杨帅;杨存永 | 申请（专利权）人： | 北京比特大陆科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100192 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提出一种专用集成电路芯片的布局结构，其包括计算内核区域和输入输出区域，所述计算内核区域包括多个逻辑单元块组成的阵列，所述多个逻辑单元块组成的阵列包括左右对称的两列，每列设置多行，每行布置一个逻辑单元块；所述输入输出区域包括布置在所述专用集成电路芯片的第一边缘的第一输入输出区域和布置在所述专用集成电路芯片的与所述第一边缘相对的第二边缘的第二输入输出区域，所述第一输入输出区域和第二输入输出区域分别包括至少一个并行排列的输入输出单元；左右对称的阵列之间设置有中间通道,中间通道用于布置连接第一输入输出区域和第二输入输出区域的信号传输线。本发明实施例相对于现有技术而言，节省了芯片两侧的输入输出区域的面积，而且设置了中间通道布置ESD等单元，从而避免浪费芯片计算内核的面积和芯片的整体面积。 | ||
| 搜索关键词： | 输入输出区域 专用集成电路芯片 逻辑单元 中间通道 布局结构 内核区域 左右对称 芯片 输入输出单元 信号传输线 并行排列 面积和 行布置 多行 内核 | ||
【主权项】：
1.一种专用集成电路芯片的布局结构，其特征在于，包括计算内核区域和输入输出区域，所述计算内核区域包括多个逻辑单元块组成的阵列，所述多个逻辑单元块组成的阵列包括左右对称的两列，每列设置多行，每行布置一个逻辑单元块(dhash block)；所述输入输出区域包括布置在所述专用集成电路芯片的第一边缘的第一输入输出区域(SYS_GLU)和布置在所述专用集成电路芯片的与所述第一边缘相对的第二边缘的第二输入输出区域(bottom IO)，所述第一输入输出区域和第二输入输出区域分别包括至少一个并行排列的输入输出单元(IO)；左右对称的阵列之间设置有中间通道(middle_channel),中间通道用于布置连接第一输入输出区域和第二输入输出区域的信号传输线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京比特大陆科技有限公司，未经北京比特大陆科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810372342.4/，转载请声明来源钻瓜专利网。
