[发明专利]缓冲器电路

摘要

本发明公开了一种缓冲器电路，能够避免高电压对低额定电压组件造成损害。该缓冲器电路之一实施例包含：一预驱动器依据多个电压节点的电压与多个控制信号提供第一、第二、第三与第四驱动信号；一电压检测与偏压电路依据该多个电压节点的电压、一信号垫的电压与该第三驱动信号提供多个偏压；一高压耐受输出缓冲器依据该多个电压节点的电压、该第一与第二驱动信号与该多个偏压，决定该高压耐受输出缓冲器的晶体管的导通状态，并据以产生输出信号给该信号垫；以及一高压耐受输入缓冲器依据该信号垫的电压、该多个电压节点的电压、该第四驱动信号与该多个偏压，决定该高压耐受输入缓冲器的晶体管的导通状态，并据以产生输入信号。

主权项

1.一种缓冲器电路，包含：一预驱动器，用来依据多个电压节点的电压、一驱动器输出信号以及多个控制信号，提供多个驱动信号；一电压检测与偏压电路，用来依据该多个电压节点的电压、该信号垫的电压以及该多个驱动信号，提供多个偏压给一高压耐受输出缓冲器；该高压耐受输出缓冲器，用来依据该多个电压节点的电压、该多个驱动信号的至少其中之一以及该多个偏压产生一输出信号，该高压耐受输出缓冲器包含：多个P型金属氧化物半导体晶体管，用来依据该多个驱动信号的至少其中之一以及该多个偏压的N个偏压，决定该多个PMOS晶体管的导通状态，其中该N为正整数；以及多个N型金属氧化物半导体晶体管，用来依据该多个驱动信号的至少其中之一以及该多个偏压的M个偏压，决定该多个NMOS晶体管的导通状态，其中该M为正整数，且该输出信号取决于该多个PMOS晶体管的导通状态与该多个NMOS晶体管的导通状态；以及一信号垫，用来输出该输出信号。