[发明专利]基于多核平台多层次任务级与数据级并行的HEVC解码方法有效
申请号: | 201810239375.1 | 申请日: | 2018-03-22 |
公开(公告)号: | CN108449603B | 公开(公告)日: | 2019-11-22 |
发明(设计)人: | 胡栋;韩峰;谷涛 | 申请(专利权)人: | 南京邮电大学 |
主分类号: | H04N19/44 | 分类号: | H04N19/44;H04N19/436;H04N19/176;H04N19/70;H04N19/42;H04N19/82;H04N19/86;H04N19/96;H04N19/124;H04N19/117;H04N19/13;H04N19/91 |
代理公司: | 32224 南京纵横知识产权代理有限公司 | 代理人: | 董建林<国际申请>=<国际公布>=<进入 |
地址: | 210003 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了基于多核平台多层次任务级与数据级并行的HEVC解码方法。本发明利用HEVC数据中的依赖性,以多核处理器为处理平台,同时结合HEVC标准,将整个HEVC解码器划分为5个任务模块,分别为码流读取模块、熵解码模块、像素重构模块、去方块滤波模块以及样点自适应补偿模块;针对不同的解码任务模块分别设计并行方法,同时在各模块间利用各CTU单元的依赖关系实现不同解码任务间基于CTU单元的流水线并行处理。引入数据冗余减少机制,只将部分参考像素点放到缓存空间中,避免过多的数据操作,对缓冲存储空间进行有效管理,提升解码效率。本发明方法采用的多核并行解码算法相比于串行解码,大大提高了解码的并行加速比,并保证了解码图像质量。 | ||
搜索关键词: | 解码 并行 任务模块 自适应补偿模块 多核并行解码 缓冲存储空间 解码器 参考像素点 多核处理器 熵解码模块 并行处理 处理平台 串行解码 读取模块 多核平台 缓存空间 解码效率 滤波模块 数据操作 数据冗余 依赖关系 有效管理 重构模块 码流 算法 像素 样点 流水线 图像 引入 保证 | ||
【主权项】:
1.基于多核平台多层次任务级与数据级并行的HEVC解码方法,其特征在于,包括以下步骤:/n步骤1:主线程首先对整个HEVC解码器进行初始化操作,读取二进制码流文件,创建HEVC解码器以及对内存单元进行申请;/n步骤2:从所读取的二进制码流中截取当前帧的码流并调用函数,对视频码流的设定单元进行解析,将得到的视频参数和全局信息保存至解码图像对象结构体中;/n步骤3:根据配置参数分配预设数目的线程,通过多核函数库将每个线程与不同的核进行绑定;/n步骤4:一个线程读取视频码流,对视频码流进行熵解码解析操作,在熵解码操作结束后将得到的量化系数QP和残差数据存入帧缓存中;/n步骤5:当前CTU单元的熵解码操作完成后,若当前CTU单元的左相邻、左上相邻、上相邻、右上相邻的CTU单元像素解码重构若都完成则安排线程对当前CTU单元进行像素解码重构;若线程完成当前CTU单元的像素解码重构操作,转入任务队列并进入等待状态;/n步骤6:当前CTU单元像素解码重构结束之后,且当前CTU单元左相邻CTU单元已完成垂直边界滤波操作,随即安排线程对当前CTU单元进行垂直边界的滤波处理操作,处理完成后,线程转入任务队列并进入等待状态;/n步骤7:当前CTU单元完成垂直边界滤波操作后,且当前CTU单元的左相邻、上相邻CTU单元已完成垂直边界的滤波,则安排线程对其进行水平边界的滤波操作;/n步骤8:若当前CTU单元的左相邻、左上相邻、上相邻、右上相邻的CTU单元样点自适应补偿操作都完成则安排线程对当前CTU单元进行样点自适应补偿SAO操作;/n步骤9:对下一帧图像帧中重复步骤5~8直到一帧视频码流的解码完成;/n步骤10:完成一帧视频码流的解码之后,检测视频码流是否全部解码完成,若完成则释放所有的资源和销毁线程池;若没完成,则返回步骤4。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京邮电大学,未经南京邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810239375.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种电容器加工用自动上料装置
- 下一篇:一种变压器母线防护装置