[发明专利]用于安全系统的FPGA不匹配数据包的停止有效
| 申请号： | 201810190695.2 | 申请日： | 2018-03-08 |
| 公开（公告）号： | CN108572638B | 公开（公告）日： | 2022-02-01 |
| 发明（设计）人： | 加里·珀金斯;马尔科姆·J·鲁什;安德鲁·波尔特 | 申请（专利权）人： | 雅特生嵌入式计算有限公司 |
| 主分类号： | G05B23/02 | 分类号： | G05B23/02 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 梁洪源;康泉 |
| 地址： | 美国亚*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于安全系统的FPGA不匹配数据包的停止。一种容错故障安全计算机表决系统，包括：基于第一数据包与第二数据包的副本之间比较而生成第一密钥的第一表决模块。第一表决模块确定第一密钥和第二密钥是否是有效密钥。第二数据包是第一数据包的副本。第二表决模块基于第二数据包与第一数据包的副本之间的比较而生成第二密钥。处理模块响应于确定第一密钥和第二密钥是否是有效密钥而基于第一数据包生成输出数据包。第一表决模块被禁止生成第二密钥并第二表决模块被禁止生成第一密钥。 | ||
| 搜索关键词： | 用于 安全 系统 fpga 匹配 数据包 停止 | ||
【主权项】：
1.一种容错故障安全计算机表决系统，包括：第一表决模块，所述第一表决模块基于第一数据包与第二数据包的副本之间的比较而生成第一密钥，并且确定所述第一密钥和第二密钥是否是有效密钥，其中所述第二数据包是所述第一数据包的副本；第二表决模块，所述第二表决模块基于所述第二数据包与所述第一数据包的副本之间的比较而生成所述第二密钥；以及处理模块，所述处理模块响应于确定所述第一密钥和所述第二密钥是否是有效密钥而基于所述第一数据包生成输出数据包；并且其中所述第一表决模块被禁止生成所述第二密钥并且所述第二表决模块被禁止生成所述第一密钥。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于雅特生嵌入式计算有限公司，未经雅特生嵌入式计算有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810190695.2/，转载请声明来源钻瓜专利网。
