[发明专利]数据通讯同步方法及系统有效
| 申请号： | 201810145039.0 | 申请日： | 2018-02-12 |
| 公开（公告）号： | CN108664443B | 公开（公告）日： | 2020-10-27 |
| 发明（设计）人： | 古康;王耀伟;田一源;朱军辉;张星;李大建 | 申请（专利权）人： | 陕西黄河集团有限公司 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173;G06F9/54 |
| 代理公司： | 西安亚信智佳知识产权代理事务所(普通合伙) 61241 | 代理人： | 段国刚;杨亚会 |
| 地址： | 710043 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种数据通讯同步方法及系统，用于解决在多机多CPU处理器系统中采用消息传输模式进行RapidIO数据通讯时，各板卡及本板卡所有CPU处理器之间自动实现收发初始化同步，与现有技术相比，本发明具有以下优点：通过系统加电后所有CPU处理器的状态管理和共享交互，能够实现基于消息通讯机制的RapidIO通讯链路初始化的自适应协调，有效地解决了在多板卡及多CPU处理器的复杂系统中，采用消息传输模式进行RapidIO数据通讯时，系统内部所有CPU处理器数据通讯初始化协调困难的问题，保证了系统工作可靠性，该方法具有很好的应用价值。 | ||
| 搜索关键词： | 数据通讯 同步 方法 系统 | ||
【主权项】：
1.一种数据通讯同步方法及系统，其特征在于包括下列步骤：步骤一：根据系统规模，确定系统内各板卡上每个PowerPC和DSP处理器的ID,建立设备路由表；在每个板卡内确定一个PowerPC处理器管理上述所有板卡内处理器初始化状态及协调板卡间同步关系；步骤二：系统正常启动后，各CPU处理器启动并完成自身RapidIO链路消息单元的初始化；步骤三：系统内各板卡内部处理器完成RapidIO链路同步，做好准备接收数据状态；步骤四：系统内各板卡间处理器完成RapidIO链路同步，做好准备接收数据状态；步骤五：向目的ID所对应的CPU处理器发送数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于陕西黄河集团有限公司，未经陕西黄河集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810145039.0/，转载请声明来源钻瓜专利网。
- 上一篇：平板扫描电子摘要本
- 下一篇：基于FPGA上微处理器的可重构无线MAC层结构
