[发明专利]基于众核并行处理器的多路帧序列排序方法在审

专利信息
申请号: 201810051613.6 申请日: 2018-01-19
公开(公告)号: CN108491261A 公开(公告)日: 2018-09-04
发明(设计)人: 张静;阮肇夏;李云松;孔孟行 申请(专利权)人: 西安电子科技大学
主分类号: G06F9/50 分类号: G06F9/50
代理公司: 陕西电子工业专利中心 61205 代理人: 程晓霞;王品华
地址: 710071 陕*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种基于众核并行处理器的多路帧序列排序方法,解决了传统并行处理系统多路帧序列排序中时间和空间复杂度高的问题。实现步骤如下:各个处理器开辟所需的链表空间;第一个处理器开辟N个线程同时接收N路码流,头信息中设置通道号,依处理器个数平均分配码流;各个处理器接收码流时设置新帧号,分配多个内核解码,通过帧号匹配实现不同内核解码后恢复图像的排序;最后一个处理器设计N条通道链表,匹配通道号将恢复图像存储至对应通道链表,再由N个线程将数据发送至外部设备。本发明的排序方法实现复杂度低,节省了内存空间和排序时间,可靠性和适应性强,可用于图像和视频并行处理系统中的多路帧序列排序。
搜索关键词: 排序 帧序列 处理器 多路 链表 并行处理系统 并行处理器 解码 内核 线程 外部设备 时间和空间复杂度 图像 处理器设计 内存空间 匹配通道 平均分配 数据发送 图像存储 复杂度 接收码 头信息 可用 路码 码流 匹配 恢复 视频 分配
【主权项】:
1.一种基于众核并行处理器的多路帧序列排序方法,其特征在于,包括有如下步骤:(1)开辟链表空间:在各个处理器内存中开辟码流链表空间和图像链表空间,码流链表空间包含码流空闲链表、待解码码流链表和待发送码流链表,图像链表空间包含图像空闲链表、恢复图像链表,最后一个处理器在图像链表空间中新增N条通道链表,N为系统输入通道数;(2)多路码流数据的接收和分配:在第一个处理器中开辟N个接收线程,使用不同端口对应接收N路输入码流,并在每路输入码流的头信息中增加通道号,用于标记数据来源,再根据处理器个数M平均分配码流,在本地处理器中解码的码流数据存储于待解码码流链表,在后续处理器中解码的码流数据存储于待发送码流链表,保证每个处理器独立处理N/M路码流,N>=M,且N/M为整数;(3)各个处理器进行解码及排序:每个处理器对接收到的码流设置新帧号,开辟多个内核进行解码工作,每个内核处理完整单帧码流数据,设置一个全局变量global_frame_number用来匹配恢复图像的帧号,用于保证同个处理器不同内核间的帧序列顺序,匹配成功则将图像块挂载至恢复图像链表,匹配失败则等待一个时间间隔再重新进行匹配;(4)最后一个处理器进行数据组织、排序和发送:最后一个处理器新增N条通道链表,用于存储对应通道号的恢复图像块,处理器将本地解码后的恢复图像和接收的上一个处理器发送的恢复图像根据通道号进行匹配,将恢复图像块挂载至相应的N条通道链表,保证N条通道链表中的恢复图像数据都是有序的,然后开辟N个发送线程,从对应的N条通道链表中提取恢复图像数据并使用不同端口发送至外部设备,完成基于众核并行处理器的多路帧序列排序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810051613.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top