[实用新型]麻醉计时系统调控装置

摘要

本实用新型提供一种麻醉计时系统调控装置，包括麻醉计时显示单元和麻醉计时调控单元；麻醉计时显示单元用于显示麻醉计时的小时、分钟、秒钟；麻醉计时调控单元的面板上设有电源启停按键S7、复位清零按键S8、开始暂停按键S9；麻醉计时系统调控装置的电路部分包括电压转换模块、微处理器U1、按键输入电路、输入信号处理电路、微处理器U1监控电路、LED数码管驱动电路、继电器控制电路、LED数码管显示电路；本实用新型与原有系统分开独立，安装简单，操作方便，增加了今后维护的智能性和实时性，降低了维护成本。

主权项

一种麻醉计时系统调控装置，其特征在于，包括麻醉计时显示单元和麻醉计时调控单元；麻醉计时显示单元用于显示麻醉计时的小时、分钟、秒钟；麻醉计时调控单元的面板上设有电源启停按键S7、复位清零按键S8、开始暂停按键S9；麻醉计时系统调控装置的电路部分包括：电压转换模块、微处理器U1、按键输入电路、输入信号处理电路、微处理器U1监控电路、LED数码管驱动电路、继电器控制电路、LED数码管显示电路；电压转换模块为微处理器U1、按键输入电路、输入信号处理电路、微处理器U1监控电路、LED数码管驱动电路、继电器控制电路、LED数码管显示电路供电；按键输入电路连接输入信号处理电路，输入信号处理电路连接微处理器U1；微处理器U1监控电路连接微处理器U1；微处理器U1分别连接LED数码管驱动电路和继电器控制电路，LED数码管驱动电路和继电器控制电路连接LED数码管显示电路；电压转换模块的输入端与一个断路器QF1连接进行取电，电压转换模块提供两组输出电压Vcc1和Vcc2；Vcc1相应接地点为第一地端Com1，Vcc2相应接地点为第二地端Com2；按键输入电路包括电源启停按键S7、复位清零按键S8、开始暂停按键S9；所述按键S7、S8、S9的一端接电源转换模块提供的电压Vcc1，另一端通过线路分别与输入信号处理电路中的接线端子XT1、XT2、XT3相接；输入信号处理电路包括电阻R10、R11、R12、R13、R14、R15，电容C1、C2、C3，光耦隔离芯片U2；电阻R10、R11、R12的一端分别接接线端子XT1、XT2、XT3，另一端分别接电阻R13、R14、R15的一端和电容C1、C2、C3的一端；电容C1、C2、C3的另一端均接第一地端Com1；电阻R13、R14、R15的另一端分别接光耦隔离芯片U2的各输入端阳极，光耦隔离芯片U2的各输入端阴极均接第一地端Com1；光耦隔离芯片U2的输出端各发射极均接第二地端Com2，光耦隔离芯片U2的输出端各集电极分别接微处理器U1的多个I/O端口；LED数码管驱动电路包括二输入与门芯片U1，电容C50、C51、C52、C53、C54、C55、C56，六个八位移位寄存器芯片U5、U6、U7、U8、U9、U10，电阻R20～R26、R30～R36、R40～R46、R50～R56、R60～R66、R70～R76；八位移位寄存器芯片U10的QA、QB、QC、QD、QE、QF、QG端分别串接电阻R76、R75、R75、R73、R72、R71、R70；电阻R76、R75、R75、R73、R72、R71、R70的另一端分别接LED数码管显示电路；八位移位寄存器芯片U9的QA、QB、QC、QD、QE、QF、QG端分别串接电阻R66、R65、R64、R63、R62、R61、R60；电阻R66、R65、R64、R63、R62、R61、R60的另一端分别接LED数码管显示电路；八位移位寄存器芯片U8的QA、QB、QC、QD、QE、QF、QG端分别串接电阻R56、R55、R54、R53、R52、R51、R50；电阻R56、R55、R54、R53、R52、R51、R50的另一端分别接LED数码管显示电路；八位移位寄存器芯片U7的QA、QB、QC、QD、QE、QF、QG端分别串接电阻R46、R45、R44、R43、R42、R41、R40；电阻R46、R45、R44、R43、R42、R41、R40的另一端分别接LED数码管显示电路；八位移位寄存器芯片U6的QA、QB、QC、QD、QE、QF、QG端分别串接电阻R36、R35、R34、R33、R32、R31、R30；电阻R36、R35、R34、R33、R32、R31、R30的另一端分别接LED数码管显示电路；八位移位寄存器芯片U5的QA、QB、QC、QD、QE、QF、QG端分别串接电阻R26、R25、R24、R23、R22、R21、R20；电阻R26、R25、R24、R23、R22、R21、R20的另一端分别接LED数码管显示电路；各八位移位寄存器芯片U10、U9、U8、U7、U6、U5中的端分别接到电压Vcc2上；各八位移位寄存器芯片U10、U9、U8、U7、U6、U5的供电端分别接电压Vcc2，接地端分别接第二地端Com2；在各八位移位寄存器芯片U10、U9、U8、U7、U6、U5的供电端和接地端之间分别并接电容C51、C52、C53、C54、C55、C56；二输入与门芯片U11的供电端接电压Vcc2，并通过电容C50接第二地端Com2；二输入与门芯片U11的2A端、2B端分别接微处理器U1的多个I/O端口，2Y端分别与八位移位寄存器芯片U5、U6、U7、U8、U9、U10的CP端进行并联；在八位移位寄存器芯片U10中QH端与八位移位寄存器芯片U9中的A端、B端连接；在八位移位寄存器芯片U9中QH端与八位移位寄存器芯片U8中的A端、B端连接；在八位移位寄存器芯片U8中QH端与八位移位寄存器芯片U7中的A端、B端连接；在八位移位寄存器芯片U7中QH端与八位移位寄存器芯片U6中的A端、B端连接；在八位移位寄存器芯片U6中QH端与八位移位寄存器芯片U5中的A端、B端连接；在八位移位寄存器芯片U10中A端、B端接至微处理器U1多个I/O端口上。