[实用新型]一种防高压功能的解码器

摘要

本实用新型公开了一种防高压功能的解码器，包括控制器和VLD结构，所述控制器的双向端口通过控制线与接收机相连接，所述行列变换存储器的输出端通过数据转换器与控制单元相连接，所述控制单元的输入端连接有SDRAM存储器，所述移位寄存器的输入端还连接有信号处理器，所述控制器的输出端口还连接有VLD结构，所述VLD结构包括并行算法器，所述并行算法器的输出端通过序列控制器与PLA解码器相连接，在PLA解码器的输入端还连接有码表，采用部分并行结构兼顾串行结构和并行结构的特点，在串行结构的基础上对CFU、VFU进行适当的复用，可以使吞吐量成倍提高，提高编码器的使用效率，且整个装置结构设计简单，硬件功耗较小。

主权项

一种防高压功能的解码器，其特征在于：包括控制器（1）和VLD结构（4），所述控制器（1）的双向端口通过控制线与接收机（5）相连接，所述接收机（5）的输出端通过数据选择器（6）与行列变换存储器（7）相连接，所述行列变换存储器（7）的输出端通过数据转换器（10）与控制单元（13）相连接，所述控制单元（13）的输入端连接有SDRAM存储器（23），所述控制单元（13）的输入端还通过移位寄存器（12）与原始码流（14）相连接，所述移位寄存器（12）的输入端还连接有信号处理器（11），所述控制器（1）的输出端口还连接有VLD结构（4），所述VLD结构（4）包括并行算法器（15），所述并行算法器（15）的输出端通过序列控制器（17）与PLA解码器（18）相连接，在PLA解码器（18）的输入端还连接有码表（19），所述码表（19）的输出端通过多位选择器（21）与解码控制单元（22）相连接，所述解码控制单元（22）的输出端还通过选择信号与帧控制块（20）相连接，所述多位选择器（21）的输入端还通过控制信号与宏定义块（16）相连接。