[发明专利]使用双PN码的帧同步装置

摘要

使用双PN码的帧同步装置，用于数字通信系统中用前导码进行帧的同步与定界。本装置针对杂散噪声和突发噪声，提出将两种PN码PNx和PNc复合到一起，形成前导。由短时突发噪声引起的局部错误，反映在PNx相关运算的某些结果上，被同步判决所屏蔽，而杂散噪声引发的错误则被“求和”及PNc相关运算所屏蔽。从而，在很大程度上消除了这两种噪声的影响，大大提高了同步判决的成功率。

主权项

使用双PN码的帧同步装置，包括前导生成模块，位于通信系统的发送部分，还包括帧同步模块，位于通信系统的接收部分，其特征在于，在所述前导生成模块中，有两个PN码PNx和PNc，该模块包括3个部分，（1）将PNx的n个比特位x1、x2、…、xn重复n次得到向量S101=x1、x2、…、xn、x1、x2、…、xn、……，（2）将PNc的n个比特位分别连续重复n次得到向量S102=c1、c1、…c1、c2、c2、…、c2、……、cn、cn、…、cn，（3）将S101和S102按位相加即按位异或，得到向量S103=x1+c1、x2+c1、…、xn+c1、x1+c2、x2+c2、…、xn+c2、……、x1+cn、x2+cn、…、xn+cn，所述向量S103的串行输出作为发送部分的前导，在所述帧同步模块中，包括10个部分，（1）输入缓存向量S201保存了n*n个连续的输入比特y11、y12、…、y1n、y21、y22、…、y2n、……、yn1、yn2、…、ynn，（2）S201中y11、y12、…、y1n与所述PNx做相关运算得到相关值r1，而y21、y22、…、y2n与所述PNx做相关运算得到相关值r2，以此类推，得到n个相关值存储在S202=r1、r2、…、rn，（3）S202中的n个值分别连接到部件S203中的n个比较器，与阈值H1做比较，分别得到逻辑0或1的结果，该结果共n个比特，（4）S203中得到的n个比特结果与部件S204中的求和电路的输入相连，求和电路输出为输入中1的个数，（5）S204的输出与部件S205中的比较器相连，与阈值H2做比较，输出0或1连接到部件S206的“与”门的输入，（6）S201中y11、y12、…、y1n与部件S207中的第一个求和部件相连得到求和结果s1，而y21、y22、…、y2n与部件S207中的第二个求和部件相连得到求和结果s2，以此类推，得到n个求和结果s1、s2、…、sn，（7）S207中的n个求和结果分别与部件S208中的n个比较器中的阈值H3相比较，分别得到结果0或1，共n个比较结果，（8）S208中n个比较结果组成的序列与部件S209中的序列PNc做相关运算，得到相关值，（9）S209中的相关值与部件S210中的比较器中的阈值H4相比较，得到结果0或1连接到部件S206的“与”门的输入，（10）S206中的“与”门根据S205和S210的结果得到帧同步信号。