[发明专利]嵌入式系统处理器程序加载电路

摘要

本发明公开的一种嵌入式系统处理器程序加载电路，旨在提供一种通用性强，能够兼顾本地储存器加载和远程网络加载的处理器加载电路，本发明通过下述技术方案予以实现；处理器系统PS分别连接DDR和LM，PS通过交互接口PSPLIF连接PSPLIF总线读写器；PSPLIF总线读写器接收到PS的访问信号后，将数据写入双口RAM，通过控制处理器复位信号发生器产生处理器复位信号；嵌入式系统处理器配置成并行主动加载模式，虚拟并行NORFLASH读取接口将双口RAM映射成NORFLASH的一个扇区，处理器复位信号发生器接收到PSPLIF总线复位信号发生启动信号，控制处理器的硬件复位管脚复位处理器，启动处理器并行主动加载流程。

主权项

一种嵌入式系统处理器程序加载电路，包括本地非易失性存储器LM、双倍速率同步动态随机存储器DDR和模块支持单元MSU，MSU包括可编程逻辑PL和处理器系统PS，PL包含PS与PL之间交互接口PSPLIF总线读写器、双口RAM、虚拟并行NORFLASH读取接口控制器和处理器复位信号发生器；其特征在于：模块支持单元MSU中，处理器系统PS通过自带的DDR控制器接口和本地非易失性存储器访问接口LMIF分别连接DDR和LM，所述PS通过交互接口PSPLIF连接PSPLIF总线读写器；虚拟并行NORFLASH读取接口控制器通过并行NORFLASH与处理器的并行主动加载接口连接；处理器复位信号发生器通过输出离散线与处理器的硬件复位管脚连接；PSPLIF总线读写器接收到PS的访问信号后，将数据写入双口RAM，或者接收到PS的访问信号后，通过控制处理器复位信号发生器产生处理器复位信号；虚拟并行NORFLASH读取接口控制器配置成并行主动加载模式的处理器硬件复位后，通过并行主动加载接口读取程序，虚拟并行NORFLASH读取接口将双口RAM映射成NORFLASH的一个扇区，通过虚拟并行NORFLASH读取接口控制器直接访问双口RAM，处理器复位信号发生器接收到PSPLIF总线复位信号发生启动信号，通过输出离散线控制处理器的硬件复位管脚复位处理器，启动处理器并行主动加载流程。