[发明专利]基于动态随机存取存储器的处理单元架构有效
| 申请号： | 201710823568.7 | 申请日： | 2017-09-13 |
| 公开（公告）号： | CN108008974B | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | 李双辰;牛迪民;克里希纳·马拉丁;郑宏忠 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 张川绪;王兆赓 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种基于动态随机存取存储器的处理单元架构。一种基于动态随机存取存储器的处理单元DPU可包括：具有多个基于动态随机存取存储器DRAM的计算单元的至少一个计算单元阵列，所述多个基于DRAM的计算单元以具有至少一列的阵列来布置，其中，所述至少一列可包括至少三行的基于DRAM的计算单元，所述至少三行的基于DRAM的计算单元被配置为提供对所述至少三行中的第一行和第二行进行运算的逻辑功能并且被配置为在所述至少三行中的第三行存储所述逻辑功能的结果；以及控制器，可连接到所述至少一个计算单元阵列，以配置所述至少一个计算单元执行DPU运算。 | ||
| 搜索关键词： | 基于 动态 随机存取存储器 处理 单元 架构 | ||
【主权项】：
1.一种基于动态随机存取存储器的处理单元DPU，包括：至少一个计算单元阵列，所述至少一个计算单元阵列包括以具有至少一列的阵列布置的多个基于动态随机存取存储器DRAM的计算单元，所述至少一列包括至少三行的基于DRAM的计算单元，所述至少三行的基于DRAM的计算单元被配置为提供对所述至少三行中的第一行和第二行进行运算的逻辑功能并且被配置为在所述至少三行中的第三行存储所述逻辑功能的结果；控制器，连接到所述至少一个计算单元阵列，以配置所述至少一个计算单元阵列执行DPU运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710823568.7/，转载请声明来源钻瓜专利网。
