[发明专利]一种适用于近阈值和亚阈值的低漏电标准单元的设计方法

摘要

适用于近阈值和亚阈值的低漏电标准单元的设计方法，属于数字集成电路技术领域。选取预定尺寸的标准器件搭建反相器并计算标准器件的N/P漏电比；搭建标准单元电路并将标准单元电路的漏电流和延时从其来源进行划分，计算得到标准单元电路的N/P漏电系数比和N/P延时系数比，从而得出标准单元电路漏电能耗最小的最优N/P漏电比；再根据标准器件的N/P漏电比和标准单元电路的最优N/P漏电比计算调节系数，根据调节系数进行尺寸设计，得到漏电能耗最小时构成标准单元电路的NMOS管和PMOS管的最优尺寸。根据本发明提出的方法所设计的标准单元具有低漏电的特点，基于此可以实现低功耗数字电路的设计。

主权项

1.一种适用于近阈值和亚阈值的低漏电标准单元的设计方法，其特征在于，包括如下步骤：1.1：选取预定尺寸的标准器件构建反相器，所述标准器件包括NMOS管和PMOS管；1.2：检测所述反相器在输入为低电平和输入为高电平时的漏电流，得到初始状态的所述标准器件的N/P漏电比其中I_L，nomn为所述反相器在输入为高电平时的漏电流，I_L，nomp为所述反相器在输入为低电平时的漏电流；2.1：用NMOS管和PMOS管搭建标准单元电路；2.2：计算2.1搭建的标准单元电路的所有输入状态下的漏电流，并按其对应状态出现的概率加权平均得到漏电流加权平均值I_L，再根据I_L＝λ_n*I_L,n+λ_p*I_L,p得到N/P漏电系数比λ_n/λ_p，其中I_L,n、I_L,p分别是所述标准单元电路中单个NMOS管和单个PMOS管的漏电流；2.3：分析2.1搭建的标准单元电路在所有输入状态下的延时大小，得到最大上升延时和最大下降延时二者的中间值T_D，再根据T_D＝τ_n*t_n+τ_p*t_p得到N/P延时系数比τ_n/τ_p，其中t_n、t_p分别是信号通过所述标准单元电路中单个NMOS管和单个PMOS管的延时大小；2.4：测量2.1中用来搭建标准单元电路的NMOS管的亚阈斜率因子n_n和PMOS管的亚阈斜率因子n_p；2.5：根据2.2得到的N/P漏电系数比λ_n/λ_p、2.3得到的N/P延时系数比τ_n/τ_p以及2.4得到的所述标准单元电路中NMOS管的亚阈斜率因子n_n和PMOS管的亚阈斜率因子n_p，得到所述标准单元电路漏电能耗最小时的最优N/P漏电比其中V_DD为所述标准单元电路中的电源电压，v_t为热电压；3.1：根据1.2得到的初始状态的N/P漏电比和2.5得到的最优N/P漏电比计算调节系数并根据所述调节系数C的大小确定所述标准单元电路中单个NMOS管和单个PMOS管的尺寸变量的范围；3.2：利用电路仿真工具，并根据3.1确定的所述标准单元电路中单个NMOS管和单个PMOS管的尺寸变量的范围，找到漏电能耗的最小点，此时的所述标准单元电路中单个NMOS管和单个PMOS管的尺寸，即为所述标准单元电路的最优尺寸。