[发明专利]一种基于混合架构的高速高精度多通道并行采集系统有效
| 申请号： | 201710561865.9 | 申请日： | 2017-07-11 |
| 公开（公告）号： | CN107453755B | 公开（公告）日： | 2019-12-27 |
| 发明（设计）人： | 黄武煌;高舰;潘志翔;杨扩军;曾浩;蒋俊;张沁川;邱渡裕;叶芃 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03M1/10 | 分类号： | H03M1/10;H03M1/12 |
| 代理公司： | 51220 成都行之专利代理事务所(普通合伙) | 代理人： | 温利平 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于混合架构的高速高精度多通道并行采集系统，通过对采样时钟模块的重新设计，产生适用于时间交替和时间同步混合架构ADC阵列模块的多相时钟信号，使得每个通道的ADC阵列模块可以工作在两种模式即高分辨率模式和高采样率模式，这样，使采集系统在兼顾高采样率的同时有效地提高了系统分辨率，在多ADC+多FPGA(MCMP)的结构下实现高速实时采样。此外，该结构可兼容多种工作模式，实现不同指标的结构复用以适用于多场合需求。 | ||
| 搜索关键词： | 一种 基于 混合 架构 高速 高精度 通道 并行 采集 系统 | ||
【主权项】：
1.一种基于混合架构的高速高精度多通道并行采集系统，其特征在于，包括：/nADC阵列模块，所述ADC阵列模块包含M组ADC子阵列模块，每个子阵列模块对应一个通道并包括N个ADC，M,N的取值范围为M≥1,N≥1，且均为整数；/n经过信号调理和驱动后输出的信号x(t)分成M路信号x
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710561865.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种C波段VCO稳频电路
- 下一篇：一种用于流水线ADC的前端校准方法
