[发明专利]一种基于谷值检测的准谐振开关变换器

摘要

本发明属于电源管理技术领域，具体的说是涉及一种基于谷值检测的准谐振开关变换器。本发明的电路主要是令开关变换器近似工作在边界导通模式，基于LC振荡设计谷值检测电路实现软开关，使功率管实现零电压、零电流开关，通过大幅降低Q_GD来解决传统高压LED驱动因硬开关而导致的开关损耗严重的问题，从而达到高效工作的目的。

主权项

1.一种基于谷值检测的准谐振开关变换器，包括功率级拓扑、峰值电流采样模块和谷值检测模块；其特征在于，所述功率级拓扑由功率管、肖特基二极管、电感、输出电容和负载构成；输出电容与负载并联，负载的正端与电源和肖特基二极管负端相连，负载的负端通过电感后接肖特基二极管的正端和功率管的漏极；所述峰值电流采样模块由采样电阻和电流限比较器构成；采样电阻跨接在功率管源极和地之间，电流限比较器负端接功率管源极，正端接基准电压，输出接功率管驱动模块；所述谷值检测模块包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M5、第四PMOS管M8、第五PMOS管M9、第十PMOS管M10、第一NMOS管M3、第二NMOS管M4、第三NMOS管M6、第四NMOS管M7、第五NMOS管M11、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第一电流源、第二电流源、第一电流比较器、第二电流比较器、第一电容、第二电容、第三电容、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、D触发器、第三电流源、第六NMOS管和第七NMOS管；其中，第一PMOS管M1的源极接电源，其栅极与漏极互连，其漏极接第一电流源；第二PMOS管M2的源极接电源，其栅极接第一PMOS管M1的漏极；第一NMOS管M3的漏极和栅极接第二PMOS管M2的漏极，第一三极管Q1的集电极和基极接第一NMOS管M3的源极，第二三极管Q2的集电极和基极接第一三极管Q1的发射极，第二三极管Q2的发射极接地；第三PMOS管M5的源极接电源，其栅极接第一PMOS管M1的漏极；第三NMOS管M6的漏极接电源，其栅极接第四PMOS管M8的漏极；第三PMOS管M5的漏极和第三NMOS管M6的源极连接后接第三三极管Q3的集电极，第三三极管Q3的基极接第一NMOS管M3的源极，第三三极管Q3的发射极接第二电流源；第二NMOS管M4的漏极接电源，其栅极接第二PMOS管M2的漏极；第八三极管Q8的发射极接电源，其基极接第七三极管Q7的集电极，第二NMOS管M4的源极和第八三极管Q8的集电极连接后接第四三极管Q4的集电极，第二NMOS管M4源极、第八三极管Q8集电极与第四三极管Q4集电极的连接点通过第二电容后接地；第四三极管Q4发射极接第五三极管Q5的集电极和基极，第五三极管Q5的发射极接地；第四三极管Q4发射极与第五三极管Q5集电极的连接点接第三三极管Q3发射极与第二电流源的连接点；第七三极管Q7的发射极接电源，其基极和集电极互连，其基极接第八三极管Q8的基极；第七三极管Q7的集电极接第六三极管Q6的集电极，第六三极管Q6的基极接第五三极管Q5的基极，第六三极管Q6的发射极接地；第四PMOS管M8的源极接电源，其栅极接第一PMOS管M1的漏极；第四NMOS管M7的漏极接第四PMOS管M8的漏极，第四NMOS管M7的栅极接第三PMOS管M5漏极、第三NMOS管M6源极和第三三极管Q3集电极的连接点，第四NMOS管M7的源极接地；第五PMOS管M9的源极接电源，其栅极接第一PMOS管M1的漏极；第十PMOS管M10的源极接第五PMOS管M9的漏极，第十PMOS管M10的栅极接第四PMOS管M8的漏极；第五NMOS管M11的漏极接第十PMOS管M10的漏极，第五NMOS管M11的栅极接第四PMOS管M8的漏极，第五NMOS管M11的源极接地；第一电流比较器的正相输入端接第二基准电压源，其反相输入端接第八三极管Q8的集电极；第二电流比较器的正相输入端接第一基准电压源，其反相输入端接第八三极管Q8的集电极；第一反相器的输入端接第二电流比较器的输出端，第一反相器的输出端接第六NMOS管的栅极，第六NMOS管的漏极接第三电流源，第六NMOS管漏极与第三电流源的连接点通过第三电容后接地；第六NMOS管漏极、第三电流源、和第三电容的连接点接第二反相器的输入端；第七NMOS管的漏极接第六NMOS管的漏极，第七NMOS管的栅极接功率管的逻辑控制信号，其源极接地；第一电流比较器的输出端依次通过第三反相器和第四反相器后接D触发器的D输入端；第十PMOS管M10漏极与第五NMOS管M11漏极的连接点通过第五反相器后接D触发器的时钟信号输入端；第二反相器的输出端接D触发器的置1信号端；D触发器的Q输出端接功率管驱动模块。