[发明专利]一种正电压供电下的高精度负压检测电路

摘要

一种正电压供电下的高精度负压检测电路，包括采样电压生成电路、带隙基准电压源、高精度电压比较器和输出驱动器，采样电压生成电路包括低压线性稳压管LDO和电阻分压网络，低压线性稳压管LDO稳定输出固定2.5V电压Vo与输入的负电压信号IN通过电阻分压得到正采样电压Vn，将Vn与带隙基准电压源产生的正基准电压Vref通过高精度电压比较器进行比较，Vn、Vref分别连接高精度电压比较器的负、正向输入端，比较结果通过输出驱动器输出对应的逻辑控制信号OUT，当输入信号IN为要检测的负电压信号时，输出驱动器输出逻辑高电平“1”，否则输出逻辑低电平“0”，实现了正电压供电下输入负电压信号的检测。

主权项

1.一种正电压供电下的高精度负压检测电路，供电电压VDD为正电压，其特征在于：包括采样电压生成电路、带隙基准电压源、高精度电压比较器和输出驱动器，采样电压生成电路用于将输入的负电压信号IN抬高得到正采样电压Vn，包括低压线性稳压管LDO和电阻分压网络两部分，低压线性稳压管LDO稳定输出固定2.5V电压Vo与输入的负电压信号IN通过电阻网络分压得到正采样电压Vn，该正采样电压Vn与带隙基准电压源产生的正基准电压Vref通过高精度电压比较器进行比较，正采样电压Vn连接高精度电压比较器的负向输入端，正基准电压Vref连接高精度电压比较器的正向输入端，比较结果通过输出驱动器输出对应的逻辑控制信号OUT，当输入信号IN为要检测的负电压信号时，输出驱动器输出逻辑高电平“1”，否则输出逻辑低电平“0”，实现了正电压供电下输入负电压信号的检测；采样电压生成电路包括低压线性稳压管LDO以及电阻R01、R02构成的分压网络，低压线性稳压管LDO输出的2.5V电压Vo连接电阻R01的一端，电阻R02的一端连接被检测的输入负电压信号IN，电阻R02的另一端连接电阻R01的另一端并作为采样电压生成电路的输出端，输出将负电压信号IN抬高后得到的正采样电压Vn；带隙基准电压源包括偏置电路、上电启动电路、运算放大器、基本带隙基准电路和RC滤波电路；其中：偏置电路包括PMOS管P1、PMOS管P2、NMOS管N1、电阻R0、电阻R4及电阻R5；PMOS管P1的源极连接VDD，PMOS管P1的漏极与PMOS管P2的源极连接，PMOS管P2的漏极通过电阻R4与R5串联后连接NMOS管N1的漏极，NMOS管N1的源极接地，NMOS管N1的栅极连接PMOS管P2的漏极，PMOS管P1的栅极与PMOS管P2的栅极互连并通过电阻R0接地；上电启动电路包括PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、NMOS管N2，NMOS管N4及NMOS管N5；PMOS管P3的源极、PMOS管P4的源极及PMOS管P5的源极均连接VDD，PMOS管P3的栅极与PMOS管P4的栅极以及PMOS管P5的栅极互连并连接PMOS管P3的漏极和NMOS管N2的漏极，NMOS管N2的源极接地，NMOS管N2的栅极连接偏置电路中NMOS管N1的漏极，PMOS管P4的漏极连接PMOS管P6的源极，PMOS管P6的漏极与NMOS管N4的漏极互连并连接NMOS管N5的栅极，NMOS管N4的源极接地，PMOS管P6的栅极和NMOS管N4的栅极互连并连接带隙基准电压源输出的正基准电压Vref，PMOS管P5的漏极连接NMOS管N5的漏极；运算放大器包括PMOS管P7～PMOS管P9，PMOS管P11～PMOS管P15，NMOS管N6～NMOS管N9以及电容Co，PMOS管P7～PMOS管P9的源极均连接VDD，PMOS管P8的栅极与PMOS管P9的栅极互连并连接PMOS管P11的漏极和NMOS管N7的漏极，PMOS管P8的漏极连接PMOS管P11的源极，PMOS管P9的漏极连接PMOS管P12的源极，PMOS管P11的栅极与PMOS管P12的栅极及PMOS管P7的栅极连接在一起并连接PMOS管P7的漏极和NMOS管N6的漏极，NMOS管N6的源极及NMOS管N7的源极均接地，NMOS管N6的栅极与NMOS管N7的栅极互连并与电容Co的一端、PMOS管P14的漏极、NMOS管N8的漏极以及上电启动电路中NMOS管N5的源极连接在一起，电容Co的另一端接地，PMOS管P12的漏极连接PMOS管P14的源极和PMOS管P15的源极，PMOS管P15的漏极与NMOS管N9的漏极和栅极以及NMOS管N8的栅极连接在一起，NMOS管N8的源极及NMOS管N9的源极均接地；基本带隙基准电路包括PMOS管P10、PMOS管P13、PNP双极型晶体管Q1、PNP双极型晶体管Q2以及电阻R1～电阻R3，PNP双极型晶体管Q1和Q2以及电阻R1、R2、R3构成带隙电压产生器；PMOS管P10的源极连接VDD，PMOS管P10的栅极连接运算放大器中PMOS管P9的栅极，PMOS管P10的漏极连接PMOS管P13的源极，PMOS管P13的栅极连接运算放大器中PMOS管P12的栅极，PMOS管P13的漏极分别连接电阻R1的一端和电阻R2的一端，电阻R1的另一端连接PNP双极型晶体管Q1的发射极和运算放大器中PMOS管P15的栅极，电阻R2的另一端连接电阻R3的一端和运算放大器中PMOS管P14的栅极，电阻R3的另一端连接PNP双极型晶体管Q2的发射极，PNP双极型晶体管Q1的集电极和基极以及PNP双极型晶体管Q2的集电极和基极均接地；RC滤波电路包括电阻R和电容C，电阻R与电容C串联，电容C的非串联端接地，电阻R的非串联端连接基本带隙基准电路中PMOS管P13的漏极并作为带隙基准电压源的输出端，输出正基准电压Vref；高精度电压比较器包括第一、第二两级前置预放大级、锁存级、推挽输出级和输出缓冲级；第一级前置预放大级包括PMOS管P01、PMOS管P02、NMOS管N01、NMOS管N02、NMOS管N03以及电阻RF1、电阻RF2、电阻R11和电阻R22；PMOS管P01和PMOS管P02的源极均连接VDD，PMOS管P01的栅极与PMOS管P02的栅极互连并连接电阻RF1与电阻RF2的串联端，PMOS管P01的漏极连接电阻RF1的另一端和NMOS管N01的漏极，PMOS管P02的漏极连接电阻RF2的另一端和NMOS管N02的漏极，NMOS管N01的源极与NMOS管N02的源极互连并连接NMOS管N03的漏极，NMOS管N03的源极接地，NMOS管N03的栅极连接偏置电压Vbias，NMOS管N01的栅极连接电阻R11的一端，电阻R11的另一端作为高精度电压比较器的负向输入端连接正采样电压Vn，NMOS管N02的栅极连接电阻R22的一端，电阻R22的另一端作为高精度电压比较器的正向输入端连接带隙基准电压源产生的正基准电压Vref；第二级前置预放大级包括PMOS管P03、PMOS管P04、NMOS管N04、NMOS管N05和NMOS管N06；PMOS管P03的源极和PMOS管P04的源极均连接VDD，PMOS管P03的栅极与PMOS管P04的栅极互连并连接PMOS管P03的漏极和NMOS管N04的漏极，PMOS管P04的漏极连接NMOS管N05的漏极，NMOS管N05的栅极连接第一级前置预放大级中NMOS管N01的漏极，NMOS管N04的栅极连接第一级前置预放大级中NMOS管N02的漏极，NMOS管N04的源极及NMOS管N05的源极互连并连接NMOS管N06的漏极，NMOS管N06的栅极连接偏置电压Vbias，NMOS管N06的源极接地；锁存级包括PMOS管P05、PMOS管P06、PMOS管P07、NMOS管N07、NMOS管N08和NMOS管N09；PMOS管P05的源极、PMOS管P06的源极和PMOS管P07的源极均连接VDD，PMOS管P05的栅极和漏极与NMOS管N07的漏极、PMOS管P06的漏极以及PMOS管P07的栅极连接在一起，PMOS管P06的栅极连接PMOS管P07的漏极和NMOS管N08的漏极，NMOS管N07的源极与NMOS管N08的源极互连并连接NMOS管N09的漏极，NMOS管N09的栅极连接偏置电压Vbias，NMOS管N09的源极接地，NMOS管N07的栅极连接第二级前置预放大级中NMOS管N05的漏极，NMOS管N08的栅极连接第二级前置预放大级中NMOS管N04的漏极；推挽输出级包括PMOS管P08和NMOS管N010，PMOS管P08的源极连接VDD，PMOS管P08的栅极连接锁存级中NMOS管N08的漏极，PMOS管P08的漏极连接NMOS管N010的漏极，NMOS管N010的栅极连接偏置电压Vbias，NMOS管N010的源极接地；输出缓冲级包括PMOS管P09、PMOS管P010、NMOS管N011和NMOS管N012，PMOS管P09的源极和PMOS管P010的源极均连接VDD，PMOS管P09的漏极连接NMOS管N011的漏极并与PMOS管P010的栅极和NMOS管N012的栅极连接在一起，PMOS管P09的栅极与NMOS管N011的栅极互连并连接推挽输出级中PMOS管P08的漏极，NMOS管N011的源极和NMOS管N012的源极均接地，PMOS管P010的漏极与NMOS管N012的漏极互连作为输出缓冲级的输出端同时也是高精度电压比较器的输出端，输出逻辑控制信号V_IN；输出驱动器包括前置驱动级和功率管驱动级，前置驱动级的输入端接受高精度电压比较器输出的逻辑控制信号V_IN，前置驱动级的输出连接功率管驱动级，功率管驱动级的输出OUT驱动片外负载；从前置驱动级的输入端V_IN到功率管驱动级的输出端OUT之间，输出驱动器电路采用了信号路径的多样化技术与分布式和加权开关驱动技术，前置驱动级包括两部分电路，一部分电路的输出用于驱动功率管驱动级中的PMOS输出晶体管，另一部分电路的输出用于驱动功率管驱动级中的NMOS输出晶体管，其中：用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级包括PMOS管P004、PMOS管P005、PMOS管P006、NMOS管N004、NMOS管N005、NMOS管N006，由PMOS管P007、NMOS管N007、NMOS管N008和NMOS管N009构成的第一个大尺寸缓冲器以及由PMOS管P008和NMOS管N010构成的第一个小尺寸缓冲器；PMOS管P004的源极和PMOS管P005的源极均连接VDD，PMOS管P004的栅极与NMOS管N004的栅极互连并作为输入端，连接高精度电压比较器输出的逻辑控制信号V_IN，PMOS管P004的漏极与NMOS管N004的漏极互连并连接PMOS管P005的栅极和NMOS管N005的栅极，PMOS管P005的漏极连接PMOS管P006的源极，PMOS管P006的漏极连接NMOS管N005的漏极和NMOS管N006的漏极，NMOS管N006的栅极与PMOS管P006的栅极互连，NMOS管N004的源极、NMOS管N005的源极和NMOS管N006的源极均接地，PMOS管P007的栅极与NMOS管N007的栅极、NMOS管N008的栅极以及NMOS管N009的栅极连接在一起并连接PMOS管P008的栅极、NMOS管N010的栅极、NMOS管N005的漏极和NMOS管N006的漏极，PMOS管P007的源极和PMOS管P008的源极均连接VDD，PMOS管P007的漏极连接NMOS管N007的漏极并作为第一大尺寸缓冲器的输出端，NMOS管N007的源极连接NMOS管N008的漏极，NMOS管N008的源极连接NMOS管N009的漏极，NMOS管N009的源极接地，PMOS管P008的漏极连接NMOS管N010的漏极并作为第一小尺寸缓冲器的输出端，NMOS管N010的源极接地；用于驱动功率管驱动级中NMOS输出晶体管的前置驱动级包括电阻R001、PMOS管P009、PMOS管P010、PMOS管P011、NMOS管N011、NMOS管N012、NMOS管N013，由PMOS管P012、PMOS管P013、PMOS管P014和NMOS管N014构成的第二个大尺寸缓冲器以及由PMOS管P0015和NMOS管N015构成的第二个小尺寸缓冲器；PMOS管P009的源极、PMOS管P010的源极和PMOS管P011的源极均连接VDD，PMOS管P009的栅极与NMOS管N011的栅极互连并连接电阻R001的一端和用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级中NMOS管N006的栅极与PMOS管P006的栅极的互连端，电阻R001的另一端接地，PMOS管P009的漏极与NMOS管N011的漏极以及PMOS管P011的栅极和NMOS管N012的栅极连接在一起，PMOS管P011的漏极连接PMOS管P010的漏极和NMOS管N012的漏极，NMOS管N012的源极连接NMOS管N013的漏极，NMOS管N013的栅极连接PMOS管P010的栅极和用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级中PMOS管P004的漏极与NMOS管N004的漏极的互连端，NMOS管N011的源极和NMOS管N013的源极均接地，PMOS管P012的栅极与PMOS管P013的栅极、PMOS管P014的栅极以及NMOS管N014的栅极连接在一起并连接PMOS管P015的栅极、NMOS管N015的栅极、PMOS管P010的漏极和PMOS管P011的漏极，PMOS管P012的源极和PMOS管P015的源极均连接VDD，PMOS管P012的漏极连接PMOS管P013的源极，PMOS管P013的漏极连接PMOS管P014的源极，PMOS管P014的漏极连接NMOS管N014的漏极，NMOS管N014的源极接地，PMOS管P015的漏极连接NMOS管N015的漏极，NMOS管N015的源极接地；功率管驱动级包括一对大尺寸输出晶体管和一对小尺寸输出晶体管，小尺寸输出晶体管包括PMOS管P001和NMOS管N001，PMOS管P001的源极连接VDD，PMOS管P001的漏极连接NMOS管N001的漏极并作为该对小尺寸输出晶体管的输出端，NMOS管N001的源极接地，PMOS管P001的栅极连接前置驱动级中第一个小尺寸缓冲器的输出端，NMOS管N001的栅极连接前置驱动级中第二个小尺寸缓冲器的输出端；大尺寸输出晶体管包括PMOS管P002和NMOS管N002，PMOS管P002的源极连接VDD，PMOS管P002的漏极连接NMOS管N002的漏极并作为该对大尺寸输出晶体管的输出端，NMOS管N002的源极接地，PMOS管P002的栅极连接前置驱动级中第一个大尺寸缓冲器的输出端，NMOS管N002的栅极连接前置驱动级中第二个大尺寸缓冲器的输出端，小尺寸输出晶体管的输出端与大尺寸输出晶体管的输出端连接在一起共同作为功率管驱动级的输出端，也是输出驱动器的输出端OUT。