[发明专利]一种DCM开关电源变换器控制死区时间的电路及其方法

摘要

一种DCM迟滞变换器制控制死区时间的电路及其方法，工作驱动信号in在经过自适应死区时间调整电路后通过反相器链驱动功率管进行开、关，同时自适应的获得最优的死区时间。经过对Lx点在功率Pmos关断后、功率Nmos开启时电压的采样，从而获得死区时间的信息，将采样信号反馈回自适应死区时间控制电路中，调整二进制延时线的信号传输速度，从而实现死区时间的最优自适应控制。

主权项

1.一种DCM开关电源变换器控制死区时间的电路，包括控制电路和功率级电路两部分，控制电路包括DCM迟滞控制电路、死区时间电路以及功率管驱动电路，DCM迟滞控制电路输出连接死区时间电路，死区时间电路产生含有死区时间的控制信号PG和NG经功率管驱动电路后输出控制信号PG0和NG0给功率级电路，功率级电路包括高侧PMOS功率管M1、低侧NMOS功率管M2、电感L、电容Cout和输出负载Rload，PMOS功率管M1的源极连接电源电压Vin，NMOS功率管M2的源极接地，PMOS功率管M1的漏极与NMOS功率管M2的漏极互连并与电感L的一端连接，连接点记为Lx，电感L的另一端连接电容Cout的一端和输出负载Rload的一端，电容Cout的另一端及输出负载Rload的另一端接地，电感L与电容Cout组成输出滤波网络，PMOS功率管M1的栅极和NMOS功率管M2的栅极分别连接功率管驱动电路输出的控制信号PG0和NG0；其特征在于：控制电路中的死区时间电路采用DCM自适应死区时间控制电路，功率管驱动电路采用两路反相器链构成，设置两路过零检测电路检测Lx点的电压变化，输出两路过零比较信号连接至DCM自适应死区时间控制电路的输入端；DCM自适应死区时间控制电路包括动态延迟单元、固定延迟单元、RS触发器RSFF1以及或门or1、与门and1、与门and2和反相器inv15；动态延迟单元有三个输入端口，一个端口连接前级DCM迟滞控制电路输出的系统开关控制信号in，另外两个端口分别连接过零检测电路输出的一路过零比较信号zd2和RS触发器RSFF1的反相端Q‑端输出的时序信号fw，动态延迟单元的输出连接反相器inv15的输入端和与门and2的一个输入端，反相器inv15的输出连接RS触发器RSFF1的S端，RS触发器RSFF1的Q端输出连接与门and2的另一个输入端，与门and2输出一路含有死区时间的控制信号NG并连接到或门or1的一个输入端，或门or1的另一个输入端连接前级DCM迟滞控制电路输出的系统开关控制信号in，或门or1输出另一路含有死区时间的控制信号PG，固定延迟单元包括偶数个反相器串联构成，其中第一个反相器的输入端连接与门and2输出的一路含有死区时间的控制信号NG，最后一个反相器的输出连接与门and1的一个输入端，与门and1的另一个输入端连接过零检测电路输出的另一路过零比较信号zd1，与门and1的输出连接RS触发器RSFF1的R端；动态延迟单元包括一个上升沿触发的D触发器DFF1，一个2‑1译码器MUX1，一个6位加减计数器、一个6位二进制延时线以及包括与门and3、与门and4、与门and5、与门and6与门and7，或门or2、或门or3、或门or4，或非门nor1、或非门nor2和反相器inv16构成的计数限制电路；与门and3的两个输入端分别连接6位加减计数器输出的6位二进制数Q0‑Q5中的Q1和Q2，与门and4的两个输入端分别连接6位加减计数器输出的6位二进制数Q0‑Q5中的Q3和Q4，与门and3的输出连接与门and5的一个输入端，与门and5的另一个输入端连接与门and4的输出端，与门and5的输出端连接与门and6的一个输入端，与门and6的另一个输入端连接6位加减计数器输出的6位二进制数Q0‑Q5中的Q5，与门and6的输出端连接或非门nor2的一个输入端，或非门nor2的另一个输入端连接或非门nor1的输出端和与门and7的一个输入端，或非门nor1的两个输入端分别连接或门or4的输出端和6位加减计数器输出的6位二进制数Q0‑Q5中的Q5，或门or4的两个输入端分别连接或门or2的输出端和或门or3的输出端，或门or2的两个输入端分别连接6位加减计数器输出的6位二进制数Q0‑Q5中的Q1和Q2，或门or3的两个输入端分别连接6位加减计数器输出的6位二进制数Q0‑Q5中的Q3和Q4，或非门nor2的输出端连接反相器inv16的输入端和2‑1译码器MUX1的控制端，反相器inv16的输出端连接与门and7的另一个输入端，与门and7的输出端连接2‑1译码器MUX1的一个输入端，2‑1译码器MUX1的另一个输入端连接D触发器DFF1的输出Q端，D触发器DFF1的D输入端连接过零检测电路输出的过零比较信号zd2，D触发器DFF1的时钟端连接RS触发器RSFF1的反相端Q‑端输出的时序信号fw，2‑1译码器MUX1的输出端连接6位加减计数器的控制输入端，6位加减计数器的时钟端与6位二进制延时线的一个输入端互连并连接前级DCM迟滞控制电路输出的系统开关控制信号in，6位加减计数器输出6位二进制数Q0‑Q5至6位二进制延时线的另一个输入端，6位二进制延时线的输出即为动态延迟单元的输出；6位二进制延时线包括反相器inv17～inv22，NMOS管MN2～MN14，PMOS管MP2和MP3以及时间调整电容C1；6位加减计数器输出6位二进制数Q0‑Q5中的Q0连接反相器inv17的输入端，NMOS管MN3的源极与NMOS管MN2的源极互连并接地，NMOS管MN3的漏极和NMOS管MN2的漏极分别连接NMOS管MN5的源极和NMOS管MN4的源极且NMOS管MN3的漏极与NMOS管MN2的漏极互连；NMOS管MN5的漏极和NMOS管MN4的漏极分别连接NMOS管MN7的源极和NMOS管MN6的源极且NMOS管MN5的漏极与NMOS管MN4的漏极互连；NMOS管MN7的漏极和NMOS管MN6的漏极分别连接NMOS管MN9的源极和NMOS管MN8的源极且NMOS管MN7的漏极与NMOS管MN6的漏极互连；NMOS管MN9的漏极和NMOS管MN8的漏极分别连接NMOS管MN11的源极和NMOS管MN10的源极且NMOS管MN9的漏极与NMOS管MN8的漏极互连；NMOS管MN11的漏极和NMOS管MN10的漏极分别连接NMOS管MN13的源极和NMOS管MN12的源极且NMOS管MN11的漏极与NMOS管MN10的漏极互连；NMOS管MN3、MN5、MN7、MN9、MN11及MN13的栅极分别连接反相器inv17、inv18、inv19、inv20、inv21及inv22的输出端，反相器inv17、inv18、inv19、inv20、inv21及inv22的输入端分别连接6位加减计数器输出6位二进制数Q0‑Q5中的Q0、Q1、Q2、Q3、Q4及Q5；NMOS管MN13的漏极与NMOS管MN12的漏极互连并与PMOS管MP2的漏极、时间调整电容C1的一端以及PMOS管MP3的栅极和NMOS管MN14的栅极连接在一起，时间调整电容C1的另一端和NMOS管MN14的源极均接地，PMOS管MP3的源极连接PMOS管MP2的源极并连接电源电压Vin，PMOS管MP2的栅极与NMOS管MN2的栅极、NMOS管MN4的栅极、NMOS管MN6的栅极、NMOS管MN8的栅极、NMOS管MN10的栅极以及NMOS管MN12的栅极连接在一起并连接前级DCM迟滞控制电路输出的系统开关控制信号in，PMOS管MP3的漏极连接NMOS管MN4的漏极并作为6位二进制延时线的输出端；功率管驱动电路包括两路反相器链，一路反相器链包括依次连接的反相器ivn1～ivn6,反相器ivn1的输入连接DCM自适应死区时间控制电路输出的含有死区时间的控制信号PG，反相器ivn6输出增强的控制信号PG0连接至PMOS功率管M1的栅极；另一路反相器链包括依次连接的反相器ivn7～ivn12,反相器ivn7的输入连接DCM自适应死区时间控制电路输出的含有死区时间的控制信号NG，反相器ivn12输出增强的控制信号NG0连接至NMOS功率管M2的栅极；两路反相器链中，每一路中的各个反相器宽长比依次以自然低对数e为倍数逐级增大，以获得最大的驱动能力；过零检测电路包括两个过零检测模块，一个过零检测模块用于检测Lx点电压由负变为正值的瞬间，包括比较器COMP1及反相器ivn13，比较器COMP1的负极输入端连接Lx点，正级输入端接地，比较器COMP1的输出经反相器ivn13输出过零比较信号zd1；另一个过零检测模块用于检测在开关电源变换器正常工作时，PMOS功率管M1关闭后，NMOS功率管M2打开的瞬间Lx点的电压情况，包括比较器COMP2、反相器ivn14、采样电容C_sample以及由NMOS管MN1和PMOS管MP1组成的传输门，NMOS管MN1的源极与PMOS管MP1的源极互连并连接Lx点，NMOS管MN1的漏极与PMOS管MP1的漏极互连并连接采样电容C_sample的一端和比较器COMP2的负极输入端，NMOS管MN1的栅极和PMOS管MP1的栅极分别连接功率管驱动电路反相器链中反相器ivn11的输出NG1和反相器ivn10的输出NG2，比较器COMP2的正极输入端连接采样电容C_sample的另一端并接地，比较器COMP2的输出经反相器ivn14输出过零比较信号zd2。