[发明专利]一种基于Zynq系列FPGA的D-S证据理论算法加速方法

摘要

本发明提供了一种基于Zynq系列FPGA的D‑S证据理论算法加速方法，涉及目标识别、故障诊断、医学图像处理领域，将辨识框架的幂集使用相交判断码进行编码，实现证据理论的组合规则，并进行仿真，最终得到使用D‑S证据理论计算出的结果和此次计算的时间，本发明采用的Zynq系列FPGA，很好的融合了ARM和FPGA，而且有丰富的内部资源和外部接口，具有高性能、灵活、低功耗优点，本发明提出的相交判断码，很好的解决了D‑S证据理论算法大量相交运算的实现，而且相比于传统使用字符串具有速度快、存储占用空间小优点，很大程度上缩短了开发的周期，且具有非常好的移植性。

主权项

1.一种基于Zynq系列FPGA的D‑S证据理论算法加速方法，其特征在于包括下述步骤：步骤一：输入两组待融合基本概率分配函数m₁和m₂，根据输入的基本概率分配函数m₁和m₂确定FPGA实现的D‑S证据理论辨识框架大小N，所述辨识框架在证据理论中被定义为Θ＝{θ₁,θ₂,…,θ_N}，所述基本概率分配函数在证据理论中被定义为对任意一个属于Θ的子集A，m(A)∈[0,1]，且满足则m为2^Θ上的基本概率分配函数，其中2^Θ为辨识框架的幂集，步骤二：将辨识框架的幂集2^Θ使用相交判断码进行编码，所述的使用相交判断码进行编码的方法为：每个幂集中的元素使用N位的二进制编码表示，N值大小在步骤一中已确定，所有单子集元素{θ_i}(i∈[1,N])用N位相交判断码表示时，从右向左第i位为1其余均为0，其中所述的单子集元素{θ_i}指的是步骤一中当且仅当子集A包含辨识框架Θ中的第i(i∈[1,N])个元素，所有多子集元素的对应编码必须表示为各自所包含单子集元素编码相加，所述多子集元素指的是步骤一中子集A包含辨识框架Θ中两个以上元素；步骤三：使用Zynq系列FPGA供应商Xilinx公司的Vivado HLS软件实现证据理论的组合规则，所述的证据理论的组合规则为：其中m₁,m₂为步骤一中输入的两组基本概率分配函数m₁和m₂,K为两组基本概率分配函数的冲突因子，在组合规则的实现过程中两组证据的相交判断使用步骤二中的相交判断编码，若两元素B、C相交为空，则对应相交判断码做交运算结果为0，若辨识框架两元素B、C相交不为空且等于A，则相交判断编码做交运算结果等于A对应的相交判断码；步骤四：使用Vivado HLS软件将步骤二中实现的组合规则进行优化，优化步骤如下：1.将循环中的操作选为流水线模式，在Vivado HLS软件中对循环使用流水线优化指令set_directive_pipeline，循环中的操作在综合后使用流水线模式，所述的综合是将硬件描述语言转化硬件结构；2.分割数组，在Vivado HLS软件中对数组使用数组优化指令set_directive_array_partition，数组在综合后映射为block RAM；步骤五：对步骤四中生成的RTL级硬件语言代码进行仿真，检测仿真结果是否正确，即计算结果与使用传统计算机程序计算结果是否相同，若计算结果不正确，返回步骤二修改，直至RTL级仿真结果符合要求，并使用Vivado HLS软件封装为IP核，应用场景包括使用D‑S证据理论进行医学图像融合分割，故障诊断和目标识别；步骤六：使用Zynq系列FPGA供应商Xilinx公司提供的Vivado软件调用步骤四中生成的IP核并配置Zynq中的ARM处理器，使用AXI总线对IP核和ARM处理器进行连接，并且将串口、DDR、复位与ARM处理器连接，然后将生成的底层硬件设计文件导出到Zynq系列FPGA供应商Xilinx公司提供的SDK软件中；步骤七：使用Zynq系列FPGA供应商Xilinx公司提供的SDK软件根据底层硬件设计文件中的串口、IP核自动生成底层驱动程序，使用底层驱动程序的应用程序编程接口(API)函数编写具有串口数据输入、运算计时、串口数据输出功能的上层软件程序；步骤八：将步骤六中的底层硬件文件通过SDK软件中的bit流下载工具下载到FPGA中，并借助步骤七中编写的软件程序将步骤一中的两组基本概率分配函数m1、m2通过串口发送至FPGA进行运算，并在串口输出中读取使用D‑S证据理论计算出的结果和此次计算的时间。