[发明专利]一种SAR型ADC用电容阵列电路及其校正方法

摘要

本发明公开了模拟数字转换器技术领域的一种SAR型ADC用电容阵列电路及其校正方法，包括VREFP电压输入总线，所述VREFP电压输入总线从左到右并接有十组传输门S的右侧输出端口，十组所述传输门S的左侧输入端口均串接有VREFN电压输入总线，十组所述传输门S的控制端口从左到右依次串接有电容C0、C1、C2、C3、C7、C8、C9、C10、C11和C12的上极板，分段电容的采用有效地减小了电容阵列规模，降低其功耗，该校正方式主要是通过与SAR型ADC中加入的校正电容阵列，不断的修正桥接电容的分压值来将低位电容阵列的权重值进而修正到理想值，且电容阵列中采用较大的单位电容来保证其整体的精度。

主权项

一种SAR型ADC用电容阵列电路，包括VREFP电压输入总线，其特征在于：所述VREFP电压输入总线从左到右并接有十组传输门S的右侧输出端口，十组所述传输门S的左侧输入端口均串接有VREFN电压输入总线，十组所述传输门S的控制端口从左到右依次串接有电容C0、C1、C2、C3、C7、C8、C9、C10、C11和C12的上极板，所述电容C0、C1、C2和C3的下极板并接有VH高位输出端口、电容C4和C5的上极板，所述电容C7、C8、C9、C10、C11和C12的下极板并接有VL低位输出端口、电容C4和C6的下极板，所述电容C6的上极板并接有VM校正电容阵列接入端口和电容C5的下极板。