[发明专利]一种集成电路掩模设计的优化方法及计算机可读的存储介质有效
| 申请号： | 201710065850.3 | 申请日： | 2017-02-06 |
| 公开（公告）号： | CN106777829B | 公开（公告）日： | 2019-04-12 |
| 发明（设计）人： | 张生睿;俞宗强;施伟杰 | 申请（专利权）人： | 深圳晶源信息技术有限公司;东方晶源微电子科技（北京）有限公司深圳分公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 深圳市智享知识产权代理有限公司 44361 | 代理人： | 蔺显俊;梁琴琴 |
| 地址： | 518000 广东省深圳市福田*** | 国省代码： | 广东;44 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种集成电路掩模设计的优化方法包括以下步骤，步骤S1：提供一种集成电路的全芯片设计版图，在全芯片设计版图中随机抓取多个设计版图小区域；步骤S2：对选取的设计版图小区域版图进行基于像素的掩模优化，输出每个设计版图小区域的掩模设计的像素灰度图；步骤S3：利用所述小区域掩模像素灰度图和其对应的小区域设计版图，建立BP人工神经网络模型；步骤S4：将全芯片设计版图送入所述BP人工神经网络模型，获得全芯片设计版图的掩模设计灰度图，本发明还提供一种用于存储集成电路掩模设计的计算机程序的介质。 | ||
| 搜索关键词： | 一种 集成电路 设计 优化 方法 计算机 可读 存储 介质 | ||
【主权项】：
1.一种集成电路掩模设计的优化方法，其特征在于，所述集成电路掩模设计的优化方法适用于光刻技术节点为45nm‑22nm，其包括以下步骤：步骤S1：提供一种集成电路的全芯片设计版图，在全芯片设计版图中随机抓取多个设计版图小区域；步骤S2：对选取的设计版图小区域版图进行基于像素的掩模优化，输出每个设计版图小区域的掩模设计的像素灰度图；步骤S3：利用所述小区域掩模设计的像素灰度图和其对应的小区域设计版图，建立BP人工神经网络模型；及步骤S4：将全芯片设计版图送入所述BP人工神经网络模型，获得全芯片设计版图的掩模设计的像素灰度图；及步骤S5：将所述全芯片设计版图的掩模设计的像素灰度图进行基于像素的掩模优化微调，获得微调修正后的全芯片设计版图的掩模设计的像素灰度图。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳晶源信息技术有限公司;东方晶源微电子科技（北京）有限公司深圳分公司，未经深圳晶源信息技术有限公司;东方晶源微电子科技（北京）有限公司深圳分公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710065850.3/，转载请声明来源钻瓜专利网。
