[实用新型]一种输出光滑的DAC单元电路

摘要

本实用新型公开了一种输出光滑的DAC单元电路，采用了在共源共栅电流源中嵌入开关管的技术，通过开关管将共源共栅电流源拆分为共源部分和共栅部分，利用共栅部分限制在开关瞬间因寄生效应所产生的瞬间大电流，从而避免输出过冲或毛刺等不理想情况；同时在偏置电路中插入一个栅极接地的第二PMOS管，模拟导通的开关管，以抵消开关管的导通压降，保证共源共栅结构对基准电流镜像的准确性；本实用新型输出光滑的DAC单元电路结构简单，除了为保证双端输出增加了一个共栅结构的PMOS管外，无需额外的辅助电路，且对输入信号和驱动电路没有特殊的时序要求，即可达到很好的抑制输出过冲和毛刺的效果，最终实现开关状态变化瞬间的光滑输出。

主权项

一种输出光滑的DAC单元电路，包括偏置电路、共源共栅电流源、开关管、第一电流电压转换电阻和第二电流电压转换电阻，其特征在于：所述的偏置电路包括串联的第一PMOS管、第二PMOS管、第三PMOS管和基准电流源，所述的开关管包括第五PMOS管和第六PMOS管，所述的开关管嵌入所述的共源共栅电流源中将所述的共源共栅电流源拆分为共源部分和共栅部分，所述的共源部分包括第四PMOS管，所述的共栅部分包括第七PMOS管和第八PMOS管；所述的第一PMOS管的源极与所述的第四PMOS管的源极分别接电源；所述的第一PMOS管的栅极和漏极短接，所述的第一PMOS管的栅极与所述的第四PMOS管的栅极相连，所述的第一PMOS管的源极与所述的第二PMOS管的源极连接形成串联结构；所述的第二PMOS管的栅极接地，所述的第二PMOS管的漏极与所述的第三PMOS管的源极连接形成串联结构；所述的第三PMOS管的栅极和漏极短接，所述的第三PMOS管的栅极分别与所述的第七PMOS管的栅极和所述的第八PMOS管的栅极相连，所述的第三PMOS管的源极与所述的基准电流源的正端连接形成串联结构，所述的基准电流源的负端接地；所述的第四PMOS管的漏极分别与所述的第五PMOS管的源极和所述的第六PMOS管的源极相连；所述的第五PMOS管的栅极连接有第一输入信号，所述的第五PMOS管的漏极与所述的第七PMOS管的源极相连；所述的第六PMOS管的栅极连接有第二输入信号，所述的第六PMOS管的漏极与所述的第八PMOS管的源极相连；所述的第七PMOS管的漏极与所述的第一电流电压转换电阻的一段相连，且所述的第七PMOS管的漏极连接有第一输出端，所述的第一电流电压转换电阻的另一端接地；所述的第八PMOS管的漏极与所述的第二电流电压转换电阻的一段相连，且所述的第八PMOS管的漏极连接有第二输出端，所述的第二电流电压转换电阻的另一端接地。