[发明专利]抗辐射存储单元

摘要

抗辐射存储单元，涉及集成电路设计领域。本发明是为了解决现有缺少对存储器进行抗辐射加固设计的问题。本发明包括PMOS晶体管P1、PMOS晶体管P2、PMOS晶体管P3、PMOS晶体管P4、PMOS晶体管P5、PMOS晶体管P6、NMOS晶体管N1、NMOS晶体管N2、NMOS晶体管N3和NMOS晶体管N4；在电荷共享引起的多节点翻转现象中，多余两个节点的电荷共享是不会引起存储器状态发生有效地改变，因此，本发明对抗多节点翻转加固主要考虑的是对两个敏感节点进行抗辐射加固。用于对两个敏感节点进行抗辐射加固。

主权项

抗辐射存储单元，其特征在于，它包括PMOS晶体管P1、PMOS晶体管P2、PMOS晶体管P3、PMOS晶体管P4、PMOS晶体管P5、PMOS晶体管P6、NMOS晶体管N1、NMOS晶体管N2和存取晶体管，存取晶体管包括NMOS晶体管N3和NMOS晶体管N4，字线WL同时控制位线BLN和位线BL的开关操作，NMOS晶体管N4的漏极连接在位线BL上，NMOS晶体管N4的栅极连接在字线WL上，NMOS晶体管N4的源极作为节点A，同时连接PMOS晶体管P4的漏极、PMOS晶体管P6的栅极、NMOS晶体管N1的栅极和NMOS晶体管N2的漏极，PMOS晶体管P4的栅极作为节点D，同时连接PMOS晶体管P2的漏极、PMOS晶体管P1的栅极和PMOS晶体管P5的源极，PMOS晶体管P2的源极连接供电电源，PMOS晶体管P2的栅极作为节点C，同时连接PMOS晶体管P6的源极、PMOS晶体管P1的漏极和PMOS晶体管P3的栅极，PMOS晶体管P1的源极连接供电电源，PMOS晶体管P4的源极和PMOS晶体管P3的源极均连接供电电源，PMOS晶体管P6的漏极、NMOS晶体管N2的源极、NMOS晶体管N1的源极和PMOS晶体管P5的漏极均连接电源地，NMOS晶体管N2的栅极作为节点B，同时连接NMOS晶体管N1的漏极、PMOS晶体管P5的栅极、PMOS晶体管P3的漏极和NMOS晶体管N3的源极，NMOS晶体管N3的栅极连接在字线WL上，NMOS晶体管N3的漏极连接在位线BLN上。