[发明专利]基于FPGA的视频流字符叠加处理系统及处理方法

摘要

本发明涉及一种基于FPGA的视频流字符叠加处理系统及处理方法，属于FPGA视频处理技术领域。解决现有FPGA字符叠加方法长时间在固定位置显示字符导致显示器的工作寿命短、及显示效果生硬的技术问题。本发明的基于FPGA的视频流字符叠加处理系统在FPGA片设置了字符ROM模块，用于存储显示过程中所需的所有字符信息，无需使用大容量外部存储器件，利用FPGA的乘法器资源和流水线处理技术，实现在视频流上实时叠加透明度可变的字符信息。本发明基于FPGA的视频流字符叠加处理方法能够在视频流数据上完成实时叠加字符，动态调整叠加字符内容和位置，通过调整透明度和亮度方式可清晰显示字符，通过超时字符消隐方式可减少长时间显示固定字符对显示器件造成损害。

主权项

1.一种基于FPGA的视频流字符叠加处理方法，其特征在于，包括以下步骤：基于FPGA的视频流字符叠加处理系统包括：监测原始视频流数据行列坐标位置、寻找字符叠加位置的行列位置监测模块；存储在FPGA片上的字符位图信息、根据字符选择参数输出字符信息的字符ROM模块；根据透明度参数、亮度参数和视频数据计算叠加后像素码值的字符透明度计算模块；根据透明度参数、亮度参数和视频数据计算叠加后像素码值的背景透明度计算模块；使用计算后的像素码值替换原有像素码值的字符叠加模块；使用计算后的像素码值替换原有像素码值的背景叠加模块；根据超时参数计时、打开或关闭字符叠加信息的超时消隐模块；步骤1、带有行场同步信号的原始视频流数据进入行列位置监测模块，开启行列计数，当行列计数值达到叠加起始坐标参数后，触发字符叠加过程，并通知字符透明度计算模块开始取字符计算；步骤2、字符ROM模块根据当前行列计数值和字符选择参数计算当前字符的基地址和偏移地址值，从字符ROM模块中读取出当前字符位图信息，每次只读取一行字符位图信息；若读取出的字符位图信息数据为要显示的字符，则进入字符透明度计算模块，否则进入背景透明度计算模块；步骤3、字符透明度计算模块或背景透明度计算模块根据公式，取原始视频流数据中对应像素点的像素码值，根据字符透明度参数和字符亮度参数，计算叠加后的像素码值，传递给字符叠加模块或背景叠加模块；所述字符透明度计算模块根据公式D_out＝(α×D_in+(256‑α)×D_char)/256，取原始视频流数据中对应像素点的像素码值，根据字符透明度参数和字符亮度参数，带入公式利用FPGA的乘法器资源计算叠加后的像素码值，传递给字符叠加模块；其中D_char、α分别为字符的亮度和透明度信息，D_in为输入像素码值，D_out为输出像素码值；其中，当α＝0时，字符完全不透明，α＝256时，字符完全透明；每帧图像字符亮度和透明度信息可以不相同，进而实现字符显示效果动态变化；所述背景透明度计算模块工作过程与字符透明度计算模块相似，根据公式D_out1＝(α₁×D_in1+(256‑α₁)×D_char1)/256，取原始视频流数据中对应像素点的像素码值，根据字符透明度参数和字符亮度参数，带入公式利用FPGA的乘法器资源计算叠加后的像素码值，传递给背景叠加模块；其中D_char1、α₁分别为背景的亮度和透明度信息，D_in1为输入像素码值，D_out1为输出像素码值；其中，当α₁＝0时，背景完全不透明，α₁＝256时，背景完全透明；每帧图像背景亮度和透明度信息可以不相同，进而实现字符显示效果动态变化；步骤4、字符叠加模块或背景叠加模块需要缓存视频流数据等待计算过程结束后，将计算后的叠加像素码值替换原位置像素码值；步骤5、超时消隐模块监测字符叠加过程是否已经超时，控制字符叠加过程开启或关闭。