[发明专利]用于全连接网格拓扑结构的高速PCI架构路由有效
| 申请号： | 201611089994.4 | 申请日： | 2015-02-16 |
| 公开（公告）号： | CN106533992B | 公开（公告）日： | 2020-01-17 |
| 发明（设计）人： | J·B·戴维斯 | 申请（专利权）人： | EMC知识产权控股有限公司 |
| 主分类号： | H04L12/931 | 分类号： | H04L12/931;H04L12/933 |
| 代理公司： | 11204 北京英赛嘉华知识产权代理有限责任公司 | 代理人： | 王达佐;王艳春 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种PCIe架构包括IO层交换机、集线器层交换机以及连接到集线器层交换机中的一个的目标装置。IO层交换机被配置为：从客户端接收TLP；确定TLP中的地址与第一IO层交换机中的任何多播地址范围没有关联并且与第一IO层交换机中的任何下游端口没有关联；并且基于所述确定，经由IO层交换机上的上游端口将TLP路由到第一集线器层交换机。集线器层交换机被配置为：确定TLP与多播组相关联；并且基于所述确定，产生重写的TLP，并且经由集线器层交换机上的下游端口将重写的TLP路由到目标装置。 | ||
| 搜索关键词： | 用于 连接 网格 拓扑 结构 高速 pci 架构 路由 | ||
【主权项】：
1.一种PCIe架构的系统，包括：/n输入/输出IO层，所述输入/输出IO层包括在不同分片中的第一IO层交换机和第二IO层交换机；/n集线器层，所述集线器层包括在不同分片中的第一集线器层交换机和第二集线器层交换机，其中：/n所述第一IO层交换机被连接至所述第一集线器层交换机；/n所述第二IO层交换机被连接至所述第二集线器层交换机；/n所述第一IO层交换机经由第一交叉链路被连接至所述第二集线器层交换机；并且/n所述第二IO层交换机经由第二交叉链路被连接至所述第一集线器层交换机；/n其中，所述第一IO层交换机被配置为：/n从客户端接收事务层数据包TLP；/n进行第一确认，确认所述TLP中的地址与所述第一IO层交换机中的任何多播地址范围没有关联；/n进行第二确认，确认所述TLP中的地址与所述第一IO层交换机中的任何下游端口没有关联；/n基于所述第一确认和所述第二确认，使用所述第一IO层交换机上的第一上游端口，将所述TLP路由到所述第一集线器层交换机；/n其中，所述第一集线器层交换机被配置为：/n在第一下游端口从所述第一IO层交换机接收所述TLP；/n进行第三确认，确认所述TLP与第一多播组相关联；/n基于所述第三确认：/n产生第一重写的TLP，并且经由所述第一集线器层交换机上的第二下游端口，将所述第一重写的TLP路由到第一目标装置，其中，所述第二下游端口是所述第一多播组的用户。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于EMC知识产权控股有限公司，未经EMC知识产权控股有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611089994.4/，转载请声明来源钻瓜专利网。
