[发明专利]一种基于FPGA的PCIE接口数据加解密方法在审
| 申请号： | 201611050962.3 | 申请日： | 2016-11-25 |
| 公开（公告）号： | CN106549970A | 公开（公告）日： | 2017-03-29 |
| 发明（设计）人： | 姜凯;于治楼;王子彤 | 申请（专利权）人： | 济南浪潮高新科技投资发展有限公司 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06;G06F21/85 |
| 代理公司： | 济南信达专利事务所有限公司37100 | 代理人： | 姜明 |
| 地址： | 250100 山东省济南市*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明特别涉及一种基于FPGA的PCIE接口数据加解密方法。该基于FPGA的PCIE接口数据加解密方法，利用FPGA的PCIE硬核，内部实现数据报文解析逻辑，策略匹配逻辑，算法控制逻辑，报文封装逻辑，对具备PCIE接口的Host端提供背靠背的数据加解密服务。该基于FPGA的PCIE接口数据加解密方法，不仅能保障用户数据信息的完整，不受损坏，不被窃取，同时保证数据在网络中安全传输需求；而且整个逻辑完全硬件实现，大大降低了Host端软件开销，提升了系统效率。 | ||
| 搜索关键词： | 一种 基于 fpga pcie 接口 数据 解密 方法 | ||
【主权项】：
一种基于FPGA的PCIE接口数据加解密方法，其特征在于：利用FPGA的PCIE硬核，内部实现数据报文解析逻辑，策略匹配逻辑，算法控制逻辑，报文封装逻辑，对具备PCIE接口的Host端提供背靠背的数据加解密服务；Host端将待加密数据通过PCIE接口送入FPGA，经过PCIE从设备接口卸载PCIE封装后，进入报文解析逻辑；策略匹配逻辑处于报文解析和算法控制逻辑之间，实现对多用户策略的加解密的底层支持；算法控制逻辑实现对算法接口的管理，同时需依据用户需求进行部分定制；报文封装逻辑将加解密数据重新封包，计算校验值，发送至PCIE接口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于济南浪潮高新科技投资发展有限公司，未经济南浪潮高新科技投资发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611050962.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种智能车位地锁的无线授权方法
- 下一篇：一种声控密码防盗系统
