[发明专利]一种全硬件高速智能相机的实现方法在审
| 申请号： | 201610953560.8 | 申请日： | 2016-10-27 |
| 公开（公告）号： | CN106454102A | 公开（公告）日： | 2017-02-22 |
| 发明（设计）人： | 唐世悦;董宁;曹桂平;吴畅;叶加圣 | 申请（专利权）人： | 合肥埃科光电科技有限公司 |
| 主分类号： | H04N5/232 | 分类号： | H04N5/232;H04N19/625;H04N19/42 |
| 代理公司： | 合肥天明专利事务所(普通合伙)34115 | 代理人： | 金凯 |
| 地址： | 230088 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种全硬件高速智能相机的实现方法，包括视频编码和视频流上传，所述视频编码为在FPGA内部实现的视频全I帧编码，其过程为将采集到的图像数据依次经过DCT运算、量化运算和熵编码运算，最后输出编码后的图像数据；所述视频流上传为嵌入FPGA内部的只保留CLOSED、SYN‑RCVD、SYN‑SEND、LISTEN、ESTABLISHED5种状态的简化千兆网TCP/IP协议栈。本发明将前端传感器驱动、图像获取、视频流编码、千兆网TCP/IP传输完全封装在硬件系统中实现的方法，由于基于全硬件的架构，实时性强，可靠性高，简化了设计难度，降低了设计成本与故障率。 | ||
| 搜索关键词： | 一种 硬件 高速 智能 相机 实现 方法 | ||
【主权项】：
一种全硬件高速智能相机的实现方法，包括视频编码和视频流上传，其特征在于：所述视频编码为在FPGA内部实现的视频全I帧编码，其过程为将采集到的图像数据依次经过DCT运算、量化运算和熵编码运算，最后输出编码后的图像数据；所述视频流上传为嵌入FPGA内部的只保留CLOSED、SYN‑RCVD、SYN‑SEND、LISTEN、ESTABLISHED5种状态的简化千兆网TCP/IP协议栈。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥埃科光电科技有限公司，未经合肥埃科光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610953560.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种图像处理方法和终端
- 下一篇：一种自动追随系统
