[发明专利]一种吉比特速率的全数字时域并行定时同步系统及方法在审
| 申请号： | 201610908045.8 | 申请日： | 2016-10-18 |
| 公开（公告）号： | CN106506135A | 公开（公告）日： | 2017-03-15 |
| 发明（设计）人： | 鲁放;董燕;程红伟 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | H04L7/00 | 分类号： | H04L7/00 |
| 代理公司： | 华中科技大学专利中心42201 | 代理人： | 赵伟 |
| 地址： | 430074 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种吉比特速率的全数字时域并行定时同步系统及方法，其系统包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；当通信系统的定时同步模块启动，并行插值滤波器对接收到的并行数字信号进行定时同步插值，其方法具体包括如下步骤，根据分数间隔补偿信号μ(n)对N路并行数字信号x(n)进行插值滤波；根据使能信号en(n)对插值滤波后的信号g(n)进行时序调整，输出N路并行的有效输出值h(n)；采用Gardner算法根据N路并行的有效输出值h(n)计算获得定时误差e(n)，并根据定时误差获取定时恢复后的N路有效数据y(n)；本发明提供的这种系统及方法，可实现多路并行数字信号的定时同步，降低吉比特速率的高速传输条件下数字定时同步系统对数字器件和芯片处理速度的要求。 | ||
| 搜索关键词： | 一种 比特 速率 数字 时域 并行 定时 同步 系统 方法 | ||
【主权项】：
一种吉比特速率的全数字时域并行定时同步系统，其特征在于，包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；所述并行插值滤波器的第一输入端作为所述全数字时域并行定时同步系统的输入接口，用于接收N路并行数字信号，第二输入端连接并行数控振荡器的第一输出端；时序调整器的第一输入端连接并行插值滤波器的输出端，第二输入端连接并行数控振荡器的第二输出端；并行定时误差检测器的输入端连接时序调整器的输出端；环路滤波器的输入端连接并行定时误差检测器的第一输出端，并行数控振荡器的输入端连接环路滤波器的输出端；并行定时误差检测器的第二输出端作为所述全数字时域并行定时同步系统的输出接口，用于输出经过定时同步后的有效信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610908045.8/，转载请声明来源钻瓜专利网。
- 上一篇：用于整环隧道结构的竖直加载试验装置
- 下一篇：氟离子监测采样装置
