[发明专利]XTS‑AES加密／解密流水线

摘要

本申请公开了一种XTS‑AES加密/解密流水线，涉及信息安全领域，解决了现有数据单元在流水线结构中进行密文窃取运算时，无法进行线速运算、设计复杂难度高的技术问题。数据单元包括m+1个数据块P0～Pm，m为正整数，其中，第1～m个数据块P0～Pm‑1均具有预设字节数，第m+1个数据块Pm的字节数小于或者等于预设字节数其中。XTS‑AES加密电路包括第一加密单元(AES0)、模乘单元、异或单元、第二加密单元(AES1)、第三加密单元(AES2)与缓存与调整单元。本申请应用于数据单元的加密/解密传输。

主权项

一种XTS‑AES数据单元加密电路，其特征在于，数据单元包括m+1个数据块P0～Pm，m为正整数，其中，第1～m个数据块P0～Pm‑1均具有预设字节数，第m+1个数据块Pm的字节数小于或者等于预设字节数；所述XTS‑AES加密电路包括：第一加密单元(AES0)、模乘单元、异或单元、第二加密单元(AES1)、第三加密单元(AES2)与缓存与调整单元，其中，第一加密单元(AES0)用于对数据单元的调整值进行加密得到数据块P0’，并将其输送给模乘单元；模乘单元对数据块P0’或模乘单元的前一运算结果进行模乘运算，得到数据块P0”和数据块P1’～Pm’，并缓存运算结果；异或单元包括第一异或单元、第二异或单元和第三异或单元，其中，第一异或单元用于将数据块P0”和数据块P1’～Pm‑1’与相对应的数据块P0～Pm‑1分别进行异或得到数据块A0～Am‑1；第二异或单元用于将经第二加密单元(AES1)加密后的得到的数据块A0’～Am‑1’分别和数据块P0”、数据块P1’～Pm‑1’进行异或得到数据块B0～Bm‑1；其中数据块B0～Bm‑2是XTS‑AES数据单元加密电路处理所述数据单元的第1到第m‑1个输出；第三异或单元用于将经第三加密单元(AES2)将数据块Pm与数据块Bm‑1拆分后得到的数据块Cm和数据块Cp中的数据块Cp组合后，并与模乘单元的输出数据块Pm’做异或后，加密得到的数据块Am’与模乘单元的输出数据块Pm’进行异或，得到数据块Cm‑1，作为XTS‑AES数据单元加密电路处理所述数据单元的第m个输出；第二加密单元(AES1)用于对数据块A0～Am‑1进行加密，得到数据块A0’～Am‑1’；缓存与调整单元用于对经第二加密单元(AES1)加密后的得到的数据块Am‑1’与数据块Pm‑1’进行异或得到的数据块Bm‑1进行缓存，将数据块Pm与数据块Bm‑1拆分后得到的数据块Cm和数据块Cp中的数据块Cp组合，数据块Cm作为所述XTS‑AES加密电路处理所述数据单元时的第m+1个输出；第三加密单元(AES2)用于对数据块Pm与数据块Cp的组合同数据块Pm’的异或结果进行加密。