[发明专利]一种基于非统一内存访问架构的内存块组合方法及装置有效

专利信息
申请号: 201610844237.7 申请日: 2016-09-23
公开(公告)号: CN106383791B 公开(公告)日: 2019-07-12
发明(设计)人: 张健;王梅 申请(专利权)人: 深圳职业技术学院
主分类号: G06F12/06 分类号: G06F12/06;G06F13/16
代理公司: 深圳市恒申知识产权事务所(普通合伙) 44312 代理人: 王利彬
地址: 518000 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明属于云存储技术领域,涉及一种基于非统一内存访问架构的内存块组合方法及装置。方法包括三个步骤,1)将可用节点提供的内存按照节点的频率,将同一频率的可用节点的内存逻辑连接构成一个内存块;2)将内存块作为窗口块,通过调整各窗口块之间的排列顺序以及窗口块中每个可用节点的排列顺序,确定连接成本最小的逻辑排列结果,其中逻辑排列结果中包括连接成本最小的逻辑排列中的主节点,将逻辑排列结果记录在路由表中;3)将路由表存储于与主节点相连接的控制处理器中,并通过控制处理器分配给每个内存块全局地址,以构建内存云。本发明能够克服由于集群互连网络的低效率和杂合不同的存储器,尽可能地构造高质量的非统一访问内存云存储。
搜索关键词: 一种 基于 统一 内存 访问 架构 组合 方法 装置
【主权项】:
1.一种基于非统一内存访问架构的内存块组合方法,其特征在于,包括如下步骤:步骤一:将可用节点提供的内存按照节点的频率,将同一频率的可用节点的内存逻辑连接构成一个内存块;所述频率用于表示节点的连接速度;步骤二:将内存块作为窗口块,通过调整各窗口块之间的排列顺序以及窗口块中每个可用节点的排列顺序,确定连接成本最小的逻辑排列结果,其中所述逻辑排列结果中包括连接成本最小的逻辑排列中的主节点,将所述逻辑排列结果记录在路由表中;步骤三:将所述路由表存储于与所述主节点相连接的控制处理器中,并通过所述控制处理器分配给每个内存块全局地址,以构建内存云;所述步骤二包括:通过模拟退火算法先从所述可用节点中选取一个可用节点作为主节点,其中所述主节点为所述控制处理器的连接接口;将各窗口块,按照所述主节点到窗口块的连接成本从小到大的排序进行排列,并将各窗口块内的可用节点按照所述主节点到各窗口块内的可用节点的连接成本从小到大的排序进行排列。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳职业技术学院,未经深圳职业技术学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610844237.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top