[发明专利]一种栅极驱动电路

摘要

本发明公开了一种栅极驱动电路，其包括多级栅极驱动单元。其中，每级栅极驱动单元包括受控于上一级栅极驱动单元输出的扫描信号以控制第一节点的电位的输入控制模块、根据第一节点的电位控制栅极驱动单元输出端的电位的输出控制模块、根据第二节点的电位下拉本级栅极驱动单元的输出端的电位的下拉模块、维持第二节点在非扫描期间的电位以使本级栅极驱动单元的输出端的电位维持在负电位的下拉维持模块、以及使第一节点的电位在非扫描期间保持在负电位的补偿模块。补偿模块使晶体管的阈值电压不会对第一节点的电位造成影响，从而在很大程度上提高了栅极驱动电路的稳定性，有利于液晶显示面板显示效果的提高。

主权项

1.一种栅极驱动电路，其特征在于，包括以串联方式连接的多级栅极驱动单元，每级栅极驱动单元设置为依据上一级栅极驱动单元输出的扫描信号、下一级栅极驱动单元输出的扫描信号以及时钟信号来在其输出端输出扫描信号；每级栅极驱动单元包括：输入控制模块，设置为受控于所述上一级栅极驱动单元输出的扫描信号，以控制第一节点的电位；连接所述第一节点的输出控制模块，设置为根据所述第一节点的电位控制本级栅极驱动单元的输出端的电位；连接所述输出控制模块的下拉模块，设置为根据第二节点的电位下拉本级栅极驱动单元的输出端的电位；连接所述下拉模块的下拉维持模块，设置为维持所述第二节点在非扫描期间的电位，以使本级栅极驱动单元的输出端的电位维持在负电位；以及连接所述下拉维持模块和所述第一节点的补偿模块，设置为使所述第一节点的电位在所述非扫描期间保持在负电位；其中，所述下拉维持模块包括：第五十一晶体管，其栅极与漏极均连接恒压高电位输出端，源极连接第四节点；第五十二晶体管，其栅极连接所述第一节点，漏极连接所述第四节点，源极连接第一负电位输出端；第五十三晶体管，其栅极连接所述第四节点，漏极连接所述恒压高电位输出端，源极连接第二节点；第五十四晶体管，其栅极连接所述第一节点，漏极连接所述第二节点，源极连接第三节点；第七十三晶体管，其栅极连接所述第四节点，漏极连接所述恒压高电位输出端，源极连接所述第三节点；第七十四晶体管，其栅极连接所述第一节点，漏极连接所述第三节点，源极连接恒压低电位输出端；第八十一晶体管，其栅极连接所述第一节点，漏极连接所述恒压高电位输出端，源极连接第五节点；第八十二晶体管，其栅极连接所述第二节点，漏极连接所述恒压低电位输出端，源极连接所述第五节点；第四十二晶体管，其栅极连接所述补偿模块，漏极连接所述第一节点，源极连接所述第五节点；以及第三十二晶体管，其栅极连接所述第二节点，漏极连接本级栅极驱动单元的输出端，源极连接所述第一负电位输出端；所述补偿模块包括：第一晶体管，其栅极连接本级栅极驱动单元的输出端，漏极连接正电位输出端，源极连接所述第四十二晶体管的栅极；第二晶体管，其栅极连接所述第二节点，漏极连接所述第四十二晶体管的栅极，源极连接第六节点；第三晶体管，其栅极和源极均连接本级栅极驱动单元的输出端，漏极连接所述第六节点；存储电容；以及第四晶体管，其栅极连接所述第二节点，漏极通过所述存储电容连接所述第六节点，源极连接第二负电位输出端；其中，所述恒压低电位输出端的电位、所述第一负电位输出端的电位和所述第二负电位输出端的电位依次增加；所述恒压高电位输出端的电位高于所述正电位输出端的电位。