[发明专利]一种基于FPGA的带重发机制的UDP协议栈实现方法在审
| 申请号： | 201610647974.8 | 申请日： | 2016-08-09 |
| 公开（公告）号： | CN106302426A | 公开（公告）日： | 2017-01-04 |
| 发明（设计）人： | 曹桂平;董宁;唐世悦;吴畅;叶加圣 | 申请（专利权）人： | 合肥埃科光电科技有限公司 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06 |
| 代理公司： | 合肥天明专利事务所34115 | 代理人： | 金凯 |
| 地址： | 230088 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及数据采集和传输/通信技术领域，具体涉及一种基于FPGA的带重发机制的UDP协议栈实现方法。由FPGA完成对ADC数据的接收，然后FPGA直接实现UDP协议栈，直接和PC端通信；同时，FPGA外接SDRAM，用以缓存已发送的数据包；当PC端告知FPGA端未接收到某一数据包时，FPGA端在接收到重发命令后从SDRAM中读取之前缓存的数据包重发给PC端，以实现可靠性数据传输。本发明设计了一种基于FPGA的带重发机制的UDP协议栈实现方法，此方法大大简化了系统复杂度，减少了开发时间和硬件成本，为高速数据采集系统提供了一种可靠的高效率的基于网络通信的大容量数据传输实现方法。 | ||
| 搜索关键词： | 一种 基于 fpga 重发 机制 udp 协议 实现 方法 | ||
【主权项】：
一种基于FPGA的带重发机制的UDP协议栈实现方法，其特征在于：由FPGA完成对ADC数据的接收，然后FPGA直接实现UDP协议栈，直接和PC端通信；同时，FPGA外接SDRAM，用以缓存已发送的数据包；当PC端告知FPGA端未接收到某一数据包时，FPGA端在接收到重发命令后从SDRAM中读取之前缓存的数据包重发给PC端，以实现可靠性数据传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥埃科光电科技有限公司，未经合肥埃科光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610647974.8/，转载请声明来源钻瓜专利网。
