[发明专利]一种基于FPGA的多通道高速输入信号自动de-skew方法有效
| 申请号： | 201610647359.7 | 申请日： | 2016-08-09 |
| 公开（公告）号： | CN106254287B | 公开（公告）日： | 2019-04-16 |
| 发明（设计）人： | 曹桂平;董宁;唐世悦;吴畅;叶加圣 | 申请（专利权）人： | 合肥埃科光电科技有限公司 |
| 主分类号： | H04L25/14 | 分类号： | H04L25/14 |
| 代理公司： | 合肥天明专利事务所(普通合伙) 34115 | 代理人： | 金凯 |
| 地址： | 230088 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于FPGA的多通道高速输入信号自动de‑skew方法，涉及高速数据采集领域，具体包括以下步骤：步骤(1)检测并计算各数据通道间相对skew值；步骤(2)补偿各数据通道的skew使得各数据通道对齐；步骤(3)将数据锁存触发信号对齐到锁存窗口的中心。本发明基于FPGA中动态相位调整技术以及动态延迟技术，针对每个通道进行de‑skew，从而使得各通道数据在接收端进行锁存时达到完全的同步性，增大了数据有效锁存窗口，提高了数据锁存的正确性，为高速/超高速数据采集系统提供了一种可靠且行之有效的数据锁存方法。 | ||
| 搜索关键词： | 一种 基于 fpga 通道 高速 输入 信号 自动 de skew 算法 | ||
【主权项】：
1.一种基于FPGA的多通道高速输入信号自动de‑skew方法，其特征在于，包括以下步骤：步骤(1)检测并计算各数据通道间相对skew值；步骤(2)补偿各数据通道的skew使得各数据通道对齐；步骤(3)将数据锁存触发信号对齐到锁存窗口的中心；其中，所述步骤(1)中各数据通道间相对skew值的计算方法具体为：配置前端AD系统发送训练序列，使用FPGA内部锁相环(PLL)产生锁存时钟，在锁存时钟的初始相位采集各数据通道数据，并将数据保存，然后动态调整锁存时钟的相位，每次移动一个步长，每移动一次采集一次各数据通道的数据并进行保存，锁存时钟的相位移动360度内可获得各数据通道边沿位置信息，在获取到各通道扫描结果后，以边沿最靠后通道作为参考通道，计算其他通道边沿相对于该通道边沿的差异，即可获得各通道相对skew值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥埃科光电科技有限公司，未经合肥埃科光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610647359.7/，转载请声明来源钻瓜专利网。
