[发明专利]使用数字同步逻辑控制电路的DCDC变换器

摘要

本发明涉及一种使用数字同步逻辑控制电路的DCDC变换器，其特征在于，接收外部的第一时钟信号；包括用于产生第二时钟信号的振荡器模块及接收所述第一时钟信号及第二时钟信号的同步与时钟控制模块；当所述第一时钟信号存在时，所述同步与时钟控制模块输出所述第一时钟信号，当所述第一时钟信号不存在时，所述同步与时钟控制模块输出所述第二时钟信号；还包括接收所述第一时钟信号或第二时钟信号并输出的时钟缓冲模块。本发明的DCDC变换器结构不用外接外部同步电路也能实现多组DCDC变换器的同步逻辑功能，提高了芯片的集成度和使用的方便性。

主权项

1.使用数字同步逻辑控制电路的DCDC变换器，其特征在于，接收外部的第一时钟信号；包括用于产生第二时钟信号的振荡器模块及接收所述第一时钟信号及第二时钟信号的同步与时钟控制模块；当所述第一时钟信号存在时，所述同步与时钟控制模块输出所述第一时钟信号，当所述第一时钟信号不存在时，所述同步与时钟控制模块输出所述第二时钟信号；还包括接收所述第一时钟信号或第二时钟信号并输出的时钟缓冲模块；所述振荡器模块通过除2与复位模块与所述同步与时钟控制模块连接；前述DCDC变换器还包括与同步与时钟控制模块及除2与复位模块连接的双向逻辑模块，所述双向逻辑模块与DCDC变换器的时钟输入输出信号端CkIn/Out连接；所述同步与时钟控制模块包括第一与门、第二与门、第三与门、第四与门、第一延迟触发器、第二延迟触发器、第三延迟触发器、第四延迟触发器、反向器、或门、选择开关，所述选择开关接收所述第一时钟信号及第二时钟信号，所述第一与门的第一输入端接收所述第一时钟信号，所述第一与门的第二输入端接收复位信号，所述第二与门的第一输入端接收复位信号，所述第二与门的第二输入端接收所述第二时钟信号；所述第一与门的输出端连接第一延迟触发器及第二延迟触发器的复位引脚，所述第一与门的输出端通过所述反向器连接所述第三延迟触发器及第四延迟触发器的复位引脚；所述第二与门的输出端连接第一延迟触发器及第三延迟触发器的时钟输入引脚；所述第一延迟触发器D端及Q非端连接所述第二延迟触发器的时钟输入引脚，所述第一延迟触发器的Q端连接第三与门的第一输入端；所述第二延迟触发器的D端连接其Q非端，所述第二延迟触发器的Q端连接第三与门的第二输入端；所述第三延迟触发器D端及Q非端连接所述第四延迟触发器的时钟输入引脚，所述第三延迟触发器的Q端连接第四与门的第一输入端；所述第四延迟触发器的D端连接其Q非端，所述第四延迟触发器的Q端连接第四与门的第二输入端；所述第三与门的输出端连接所述或门的第一输入端，所述第四与门的输出端连接所述或门的第二输入端，所述或门与所述选择开关连接，当所述或门输出为高电平时，所述选择开关输出所述第一时钟信号，当所述或门输出为低电平时，所述选择开关输出所述第二时钟信号。