[发明专利]一种新型的抗单粒子翻转的SR锁存器

摘要

本发明公开了一种新型的抗单粒子翻转的SR锁存器，包括QUATRO单元，QUATRO单元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，发明还包括外部逻辑电路，外部逻辑电路包括第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8。本发明通过增加的外部逻辑电路，可将QUATRO单元拓展为抗单粒子翻转的SR锁存器，可避免其中某一节点受到辐射影响而发生翻转的现象。

主权项

一种新型的抗单粒子翻转的SR锁存器，包括QUATRO单元，所述QUATRO单元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，其特征在于，还包括外部逻辑电路，所述外部逻辑电路包括第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8；所述第五PMOS管P5的源极接第四PMOS管P4的漏极，漏极接逻辑节点A，栅极接第五NMOS管N5的栅极并接设置输入S；所述第五NMOS管N5的漏极接逻辑节点A，源极接地；所述第六PMOS管P6的源极接第三PMOS管P3的漏极，漏极接逻辑节点B，栅极接第六NMOS管N6的栅极并接重置输入R；所述第六NMOS管N6的漏极接逻辑节点B，源极接地；所述第八PMOS管P8的源极接第一PMOS管P1的漏极，漏极接逻辑节点C，栅极接第八NMOS管N8的栅极并接设置输入S；所述第八NMOS管N8的漏极接逻辑节点C，源极接地；所述第七PMOS管P7的源极接第二PMOS管P2的漏极，漏极接逻辑节点D，栅极接第七NMOS管N7的栅极并接重置输入R；所述第七NMOS管N7的漏极接逻辑节点D，源极接地。