[发明专利]栅极线驱动电路

摘要

栅极线驱动电路，包括输出电路及控制电路。输出电路包含上拉晶体管及辅助晶体管。上拉晶体管及辅助晶体管分别具有第一控制节点及第二控制节点，上拉晶体管与辅助晶体管为多晶硅晶体管。控制电路耦合至输出电路。控制电路包含第一晶体管、第二晶体管、第三晶体管及第四晶体管。上拉晶体管分别耦接至第一时序信号、栅极线。辅助晶体管分别耦接至上拉晶体管、低电位及第二控制节点。第一晶体管分别耦接至第一控制节点。第二晶体管分别耦接至第一控制节点、低电位及第二控制节点。第三晶体管分别耦接至高电位、第二控制节点。第四晶体管分别耦接至第二控制节点、低电位及第一控制节点。第一、第二、第三与第四晶体管至少有一个为氧化物半导体晶体管。

主权项

1.一种栅极线驱动电路，其中，一输出电路，包含一上拉晶体管以及一辅助晶体管，该上拉晶体管以及该辅助晶体管分别具有一第一控制节点以及一第二控制节点，该上拉晶体管与该辅助晶体管为多晶硅晶体管；以及一控制电路，耦合至该输出电路，该控制电路包含一第一晶体管、一第二晶体管、一第三晶体管、以及一第四晶体管，该上拉晶体管分别耦接至一第一时序信号、一栅极线，该辅助晶体管分别耦接至该上拉晶体管、一低电位、以及该第二控制节点，该第一晶体管分别耦接至该第一控制节点，该第二晶体管分别耦接至该第一控制节点、该低电位、以及该第二控制节点，该第三晶体管分别耦接至一高电位、该第二控制节点，该第四晶体管分别耦接至该第二控制节点、该低电位、以及该第一控制节点，其中，该第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管至少有一晶体管为氧化物半导体晶体管；该控制电路还包含一第一电容、一第二电容、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管、一第九晶体管、以及一第十晶体管，该上拉晶体管耦接至该辅助晶体管、该第五晶体管、以及该第一晶体管，该辅助晶体管分别耦接至该第三晶体管、该第二晶体管、该第四晶体管、该第六晶体管以及该第二电容，该第六晶体管分别耦接至该低电位、该第五晶体管以及一第一控制信号线，该第四晶体管分别耦接至该低电位、该第一控制节点、该第一晶体管、该第二晶体管、该第七晶体管、该第九晶体管、以及该第一电容，该第一晶体管耦接至该高电位，该第三晶体管分别耦接至该高电位、该第八晶体管、以及该第十晶体管，该第七晶体管分别耦接至一第一输入信号线、一第二控制信号线以及该第八晶体管，该第九晶体管分别耦接至一第二输入信号、一第三控制信号以及该第十晶体管，该第八晶体管耦接至一第四控制信号，该第十晶体管耦接至一第五控制信号。