[发明专利]一种转发与控制分离系统中数据包洪泛并行处理方法有效
申请号: | 201610388696.9 | 申请日: | 2016-06-02 |
公开(公告)号: | CN106100991B | 公开(公告)日: | 2019-03-26 |
发明(设计)人: | 高明;王伟明;王一伦;邹喜 | 申请(专利权)人: | 浙江工商大学 |
主分类号: | H04L12/721 | 分类号: | H04L12/721;H04L12/815;H04L12/891 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 忻明年 |
地址: | 310018 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种转发与控制分离系统中数据包洪泛并行处理方法。该方法将数据包的拷贝发向多个逻辑功能块进行并行处理,具体可以通过物理拷贝的方式发向路径,也可以通过指针操作避免频繁拷贝,这时就需要考虑指针在多任务之间的保护问题。本发明采用转发与控制分离系统中数据包洪泛并行处理方法对数据处理,极大地提升数据包处理速度,而且该系统可扩展性强,技术成熟,成本低廉,十分适用于大规模推广和使用,便于业务量的提升。 | ||
搜索关键词: | 一种 转发 控制 分离 系统 数据包 并行 处理 方法 | ||
【主权项】:
1.一种转发与控制分离系统中数据包洪泛并行处理方法,其特征在于:所述转发与控制分离系统由转发件和控制件两部分组成,每个转发件中存在唯一的对象逻辑功能块、分解逻辑功能块、合成逻辑功能块、至多一个并行支持逻辑功能块和若干个加工逻辑功能块;对象逻辑功能块包含属性1和属性2,属性1用于指示当前系统是否支持数据包的并行处理,属性1的值为1表示当前系统支持数据包的并行处理,属性1的值为0表示当前系统不支持数据包的并行处理;属性2存放逻辑功能块之间的拓扑;并行支持逻辑功能块不参与数据包的洪泛并行处理,只有一个能力部件,该能力部件用于记录当前转发件中所有支持数据包洪泛并行处理的逻辑功能块,该能力部件以结构体数组的形态存在,每个结构体包含了成员:逻辑功能块名、逻辑功能块类号、逻辑功能块版本号、逻辑功能块实例化最大值、前置逻辑功能块类号、后置逻辑功能块类号;分解逻辑功能块参与转发件中的数据包洪泛并行处理过程,是数据包洪泛并行处理过程的发起者,分解逻辑功能块具有唯一的输入,输入的内容是任意类型的数据包,每个输出对应一个下游的加工逻辑功能块;该方法包含如下步骤:(1)控制件利用转发与控制分离协议消息读取对象逻辑功能块的属性1的值,判断当前系统是否支持数据包的并行处理;如果支持,执行步骤2;否则,结束并行处理过程;(2)分解逻辑功能块针对输入的数据包P产生多个拷贝,每个拷贝记为Pi;(3)分解逻辑功能块将输出内容传递给加工逻辑功能块,每个分解逻辑功能块的输出由两部分组成:元数据Mi和包拷贝Pi;Mi是一个结构体,包含了成员:并行处理方式PM、并行处理任务号PTID、并行处理子任务序列号PSTID、并行处理子任务数PSTN;PM的值由分解逻辑功能块属性1确定;PTID由分解逻辑功能块产生,用于唯一地标识数据包P的洪泛并行处理过程,属于同一个P的所有Pi都具有相同的PTID;PSTID由分解逻辑功能块产生,用于标识一个Pi的并行处理过程;PSTN和Pi的数量相同;(4)加工逻辑功能块在对Pi处理过程可能会出现错误从而丢弃Pi,因此加工逻辑功能块的输出有两个:正常输出,输出内容由Mi和Pi组成;异常输出,输出内容由Mi、Pi和错误代码组成;(5)合成逻辑功能块位于加工逻辑功能块下游,主要负责同一个P的所有Pi的合成;与加工逻辑功能块的输出相对应,合成逻辑功能块有两个输入,分别是:正常输入,对应加工逻辑功能块的正常输出,输入内容由Mi和Pi组成;异常输入,对应加工逻辑功能块的异常输出,输入内容由Mi、Pi和错误代码组成;合成逻辑功能块有唯一的输出,输出内容是数据包P(或者为空);合成逻辑功能块的属性有5个,分别是:属性1,用于指示合成逻辑功能块通过异常输入收到一个Pi时所做的动作,属性1的值为1表示尽管前面的加工逻辑功能块处理过程中有错误,但是合成过程继续进行,属性1的值为0表示合成过程无效,所有的Pi将被丢弃;属性2,是一个定时器以毫秒为单位用于定义合成逻辑功能块等待一个P的所有Pi到达的时间,超时后合成过程被认为无效,每当一个Pi到达,该定时器开启;属性3,是一个布尔变量,1表示合成逻辑功能块等到一个P的所有Pi达到后才开始合成,0表示只要有一个Pi达到后就开始合成;属性4,是一个正整数用于统计所有的无效的合成过程数;属性5,是一个正整数用于统计通过异常输入所引起的无效合成过程数;(6)当合成逻辑功能块的输入为步骤(5)所述的正常输入时,输入的内容为Mi和Pi,后续处理过程具体包含如下步骤:6‐1.合成逻辑功能块检查步骤(5)所述属性3的值,若为1进入步骤6‐2,若为0则进入步骤6‐3;6‐2.合成逻辑功能块根据步骤(5)所述属性2的值,开启定时器等待P的所有Pi到达,如果定时器超时,丢弃已收到的Pi,那么合成逻辑功能块的输出为空,同时步骤(5)所述属性4的值加1;如果定时器没有超时,根据Mi中的成员变量PSTID和PSTN对所有的Pi进行合成,合成逻辑功能块的输出为P;6‐3.合成逻辑功能块根据步骤(5)所述属性2的值,开启定时器同时开启Pi的合成过程,合成过程中根据Mi中的成员变量PSTID和PSTN可以判断P的Pi是否全部到达,如果定时器超时,丢弃已收到的Pi,那么合成逻辑功能块的输出为空,同时步骤(5)所述属性4的值加1;如果定时器没有超时,合成逻辑功能块输出P;(7)当合成逻辑功能块的输入为步骤(5)所述的异常输入时,输入的内容为Mi和Pi和错误代码,后续处理过程具体包含如下步骤:7‐1.合成逻辑功能块检查步骤(5)所述属性1的值,若为0进入步骤7‐2,若为1则进入步骤7‐3;7‐2.合成逻辑功能块丢弃Pi,输出为空,同时步骤(5)所述属性4和属性5的值加1;7‐3.合成逻辑功能块根据步骤(5)所述属性2的值,开启定时器等待P的所有Pi到达,如果定时器超时,丢弃已收到的Pi,那么合成逻辑功能块的输出为空;如果定时器没有超时,根据Mi中的成员变量PSTID和PSTN对所有的Pi进行合成,合成逻辑功能块的输出为P。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江工商大学,未经浙江工商大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610388696.9/,转载请声明来源钻瓜专利网。