[发明专利]一种性能稳定的云终端用电源管理模块

摘要

本发明涉及一种性能稳定的云终端用电源管理模块，本发明能够对整个电路所有模块提供稳定的电源电压信号，使整个云终端系统稳定，实现智能化控制，使云终端能够顺利完成音频、视频、数据的采集处理，对数据融合和计算后，结果发布于网络，接受来自于网络的命令，控制云终端的某一功能，保证了云终端系统的正常运行。

主权项

一种性能稳定的云终端用电源管理模块，其特征在于：所述电源管理模块包括集成电路U2，集成电路U2的PVDD1端接SYSVDD，集成电路U2的PVDD2端接SYSVDD，集成电路U2的PVDD1端经电容C49接地，集成电路U2的PVDD2端经电容C48接地，集成电路U2的USBVMON端接USBVDD，集成电路U2的SYSVMON端接SYSVDD，集成电路U2的BATTVMON端接VBAT，集成电路U2的NTCBIAS端经电阻R23接NTCMON端，集成电路U2的NTCMON端接电池J5的2脚，集成电路U2的USBVDD1端、USBVDD2端、USBVDD3端和USBVDD4端分别接USBVDD，集成电路U2的USBVDD1端、USBVDD2端、USBVDD3端和USBVDD4端分别经电容C53接地，集成电路U2的SYSVDD1端、SYSVDD2‑A端、SYSVDD2‑B端、SYSVDD3‑A端、SYSVDD3‑B端、SYSVDD4端连接，集成电路U2的SYSVDD1端接SYSVDD，集成电路U2的SYSVDD1端经电容C55接地，集成电路U2的SYSVDD1端接集成电路U3的2脚和3脚，集成电路U2的SYSVDD1端接集成电路U3的7脚和6脚，集成电路U3的1脚接集成电路U2的WALLVDD端，集成电路U3的1脚接5V，集成电路U3的1脚经并联的电容C54和二极管D1接地，集成电路U3的1脚经保险丝F1接电池J4的1脚，电池J4的2脚和3脚接地，集成电路U3的4脚接集成电路U2的WALLENA端，集成电路U3的5脚接集成电路U2的BATTFETENA端，集成电路U3的8脚接集成电路U2的BATTVDD1端和BATTVDD2端，集成电路U3的8脚接VBAT，集成电路U3的8脚经电容C59接地，集成电路U3的8脚接电池J5的1脚，电池J5的3脚接地；集成电路U2的DC1VDD‑A端接DC1VDD‑B端，集成电路U2的DC1VDD‑A端接SYSVDD，集成电路U2的DC1VDD‑A端经并联的电容C13和电容C17接地，集成电路U2的DC1FB端经电感L1接DC1LX‑A端，集成电路U2的DC1LX‑A端接DC1LX‑B端，集成电路U2的DC1LX‑A端接电感L1的一端，电感L1的另一端接1.25V，电感L1的另一端经并联的电容C21和C15接集成电路U2的DC1GND‑A端，集成电路U2的DC1GND‑A端接DC1GND‑B端，集成电路U2的DC1GND‑A端接地，集成电路U2的DC2VDD‑A端接DC2VDD‑B端，集成电路U2的DC2VDD‑A端接SYSVDD，集成电路U2的DC2VDD‑A端经并联的电容C24和电容C16接地，集成电路U2的DC2FB端经电感L2接DC2LX‑A端，集成电路U2的DC2LX‑A端接DC2LX‑B端，集成电路U2的DC2LX‑A端接电感L2的一端，电感L2的另一端接1.1V，电感L2的另一端经并联的电容C27和C28接集成电路U2的DC2GND‑A端，集成电路U2的DC2GND‑A端接DC2GND‑B端，集成电路U2的DC2GND‑A端接地，集成电路U2的DC3VDD‑A端接DC3VDD‑B端，集成电路U2的DC3VDD‑A端接SYSVDD，集成电路U2的DC3VDD‑A端经并联的电容C34和电容C33接地，集成电路U2的DC3FB端经电感L3接DC3LX‑A端，集成电路U2的DC3LX‑A端接DC3LX‑B端，集成电路U2的DC3LX‑A端接电感L3的一端，电感L3的另一端接1.8V，电感L3的另一端经并联的电容C37和C38接集成电路U2的DC3GND‑A端，集成电路U2的DC3GND‑A端接DC3GND‑B端，集成电路U2的DC3GND‑A端和DC3GND‑B端接地，集成电路U2的GND7‑11端、GND7‑10端、DC4GND端、GND1端、GND2‑1端、GND2‑2端、GND2‑3端、GND2‑4端、GND2‑5端、GND2‑6端、GND2‑7端、GND2‑8端、GND2‑9端、GND2‑10端、GND2‑11端、GND2‑12端、GND2‑13端、GND2‑14端、GND2‑15端、GND2‑16端、GND3端、GND4‑1端、GND4‑2端、GND4‑3端、GND4‑4端、GND4‑5端、GND4‑6端、GND4‑7端、GND4‑8端、GND5端、GND6端、GND7‑1端、GND7‑2端、GND7‑3端、GND7‑4端、GND7‑5端、GND7‑6端、GND7‑7端、GND7‑8端和GND7‑9端接地；所述电源管理模块电连接有主板电路，所述主板电路包括主板U1，主板U1的型号为S5PV210AH‑A0，主板U1的XOM0端经电阻R7接地，主板U1的XOM1端经插座J3接地，主板U1的XOM2端经电阻R6接地，主板U1的XOM3端经电阻R5接地，主板U1的XOM4端经电阻R4接地，主板U1的XOM5端经电阻R3接地，主板U1的XOM1端经电阻R1接VDD_IO，主板U1的XOM2端经插座J2接VDD_IO，主板U1的XOM3端经插座J1接VDD_IO，主板U1的XXTI端经电容C1接地，主板U1的XXTO端经电容C2接地，主板U1的XXTI端经电阻R8接XXTO端，主板U1的XXTI端经晶振X1接XXTO端，主板U1的XusbXTI端经电容C3接地，主板U1的XusbXTO端经电容C5接地，主板U1的XusbXTI端经电阻R11接XusbXTO端，主板U1的XusbXTI端经晶振X2接XusbXTO端，主板U1的XhdmiXTI端经电容C7接地，主板U1的XhdmiXTO端经电容C8接地，主板U1的XhdmiXTI端经电阻R14接XhdmiXTO端，主板U1的XhdmiXTI端经晶振X4接XhdmiXTO端，主板U1的XrtcXTI端经电容C4接地，主板U1的XrtcXTO端经电容C6接地，主板U1的XrtcXTI端经电阻R13接XrtcXTO端，主板U1的XrtcXTI端经晶振X3接XrtcXTO端，主板U1的XuhREXT端经电阻R10接地，主板U1的XuoREXT端经电阻R12接地，主板U1的NC/EPLL端经电容C9接地，主板U1的XDACIREF端经电阻R22接地，主板U1的XDACVREF端经电容C12接地，主板U1的XDACCOMP端经电容C11接VDD_DAC/DAC_A，主板U1的XmipiVREG_0P4V端经电容C10接地，主板U1的XHDMIREXT端经电阻R21接地；所述集成电路U2的DBVDD1‑1端、DBVDD2‑2端、DBVDD2端和DBVDD3端连接，集成电路U2的DBVDD1‑1端、DBVDD2‑2端、DBVDD2端和DBVDD3端接DBVDD，集成电路U2的DBVDD1‑1端经电容C51接地，集成电路U2的DBVDD2端经电容C50接地，集成电路U2的DBVDD3端经电容C52接地，集成电路U2的DBGND‑1端、DBGND‑2端、DBGND‑3端和DBGND‑4端接地，集成电路U2的CIFMODE端、SDOUT1端、CS端连接后接地，集成电路U2的SCLK1端经电阻R24接DBVDD，集成电路U2的SDA1端经电阻R25接DBVDD，集成电路U2的SCLK2端经电阻R26接DBE_VCC，集成电路U2的SDA2端经电阻R27接DBE_VCC，集成电路U2的SCLK2端接集成电路U4的SCL端，集成电路U2的SDA2端接集成电路U4的SDA端，集成电路U4的A0端、A1端、A2端和GND端接地，集成电路U4的WP端接地，集成电路U4的VCC端接DBE_VCC，集成电路U2的VREFC端经电容C60接地，集成电路U2的IREFR端经电阻R28接地，集成电路U2的REFGND端接地，集成电路U2的ISINKGND‑1端、ISINKGND‑2端和XOSCGND端接地，集成电路U2的XTI端经晶振X5接XTO端，集成电路U2的XTI端经电容C56接地，集成电路U2的XTO端经电容C58接地；所述集成电路U2为型号为WM8310CGEB的电源管理芯片，集成电路U3为SI6913DQ，集成电路U4的型号为24AA32A‑I/ST；所述集成电路U2的LDO1VDD端接SYSVDD，集成电路U2的LDO1VDD端、LDO2VDD端、LDO3VDD端、LDO4VDD端、LDO5VDD端、LDO6VDD端、LDO7VDD端、LDO8VDD端、LDO9VDD端和LDO10VDD端连接，集成电路U2的LDO1VDD端经电容C14接地，集成电路U2的LDO2VDD端经电容C19接地，集成电路U2的LDO3VDD端经电容C22接地，集成电路U2的LDO4VDD端经电容C26接地，集成电路U2的LDO5VDD端经电容C29接地，集成电路U2的LDO6VDD端经电容C31接地，集成电路U2的LDO7VDD端经电容C35接地，集成电路U2的LDO8VDD端经电容C39接地，集成电路U2的LDO9VDD端经电容C41接地，集成电路U2的LDO10VDD端经电容C44接地，集成电路U2的LDO1VOUT端接2.8V，集成电路U2的LDO1VOUT端经电容C18接地，集成电路U2的LDO2VOUT端接1.8V，集成电路U2的LDO2VOUT端经电容C20接地，集成电路U2的LDO3VOUT端接1.8V，集成电路U2的LDO3VOUT端经电容C23接地，集成电路U2的LDO4VOUT端接1.8V，集成电路U2的LDO4VOUT端经电容C25接地，集成电路U2的LDO5VOUT端接1.1V，集成电路U2的LDO5VOUT端经电容C30接地，集成电路U2的LDO6VOUT端接2.8V，集成电路U2的LDO6VOUT端经电容C32接地，集成电路U2的LDO7VOUT端接1.1V，集成电路U2的LDO7VOUT端经电容C36接地，集成电路U2的LDO8VOUT端接3.3V，集成电路U2的LDO8VOUT端经电容C40接地，集成电路U2的LDO9VOUT端接3.3V，集成电路U2的LDO9VOUT端经电容C42接地，集成电路U2的LDO10VOUT端接3.3V，集成电路U2的LDO10VOUT端经电容C43接地，集成电路U2的LDO11VOUT端接1.1V，集成电路U2的LDO11VOUT端经电容C45接地，集成电路U2的LDO12VOUT端接DBE_VCC，集成电路U2的LDO12VOUT端经电容C46接地，集成电路U2的LDO13VOUT端接2.5V，集成电路U2的LDO13VOUT端经电容C47接地；集成电路U2的GPIO1端接主板U1的XPWRRGTON端，集成电路U2的GPIO2端接主板U1的XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2端，集成电路U2的GPIO3端接主板U1的XmsmADDR3/CAM_B_D3/CF_IORDY/TS_SYNC/GPJ0_3端。