[发明专利]一种基于Zynq平台的资源调度方法有效
申请号: | 201610218025.8 | 申请日: | 2016-04-08 |
公开(公告)号: | CN105912400B | 公开(公告)日: | 2019-06-25 |
发明(设计)人: | 陈耀武;田翔;蒋荣欣;邱晓煜 | 申请(专利权)人: | 浙江大学 |
主分类号: | G06F9/50 | 分类号: | G06F9/50 |
代理公司: | 杭州天勤知识产权代理有限公司 33224 | 代理人: | 刘静静 |
地址: | 310027 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于Zynq平台的资源调度方法,所述Zynq平台包括FPGA和双核处理器,所述的资源调度方法包括:步骤1,对Zynq平台的FPGA资源进行评估;步骤2,对FPGA资源不足以处理的复杂算法进行分割,得到若干个处理子模块;步骤3,针对每个处理子模块构建一个FIFO模块;步骤4,双核处理器通过对应的FIFO模块接收FPGA下发的处理子模块计算任务,并进行实时处理,处理结果通过对应的FIFO模块反馈至FPGA。本发明提供的基于Zynq平台的资源调度方法,能够解决复杂应用下PL资源不足的情况,并且最大程度上发挥PS和PL的计算性能。 | ||
搜索关键词: | 一种 基于 zynq 平台 资源 调度 方法 | ||
【主权项】:
1.一种基于Zynq平台的资源调度方法,其特征在于,所述Zynq平台包括FPGA和双核处理器,所述的资源调度方法包括:步骤1,对Zynq平台的FPGA资源进行评估,具体的对FPGA中的可配置逻辑块资源、乘法器资源以及DSP处理单元资源进行评估;步骤2,对FPGA资源不足以处理的复杂算法进行分割,得到若干个处理子模块;步骤3,针对每个处理子模块构建一个FIFO模块,每个FIFO模块通过GPIO挂载到处理子模块,连接PS和PL的FIFO模块的传输位宽32bit,深度4096,传输长度为16字节的整数倍;步骤4,双核处理器通过对应的FIFO模块接收FPGA下发的处理子模块计算任务,并进行实时处理,处理结果通过对应的FIFO模块反馈至FPGA,双核处理器通过FIFO模块和FPGA进行数据交互时,采用自定义的驱动协议,实现双边可以收发任意长度的数据,所述定义的驱动协议格式如表1:
FIFO通讯采用封装的驱动协议,数据传输前封装头部,由4个16字节的整型数据,第一个是规定的特殊字节,第二个是实际长度字节,后两个预留;数据按照16字节的倍数发送,不足16字节整数倍的数据,补齐发送。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610218025.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种臂力弹跳锻炼装置
- 下一篇:单双肩关节主动训练器