[发明专利]一种低压差线性稳压器

摘要

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器。本发明所提出的低压差线性稳压器与现有的低压差线性稳压器相比，加入了前馈噪声消除电路，FNRC电路将高频的输入电压Vin的纹波采集并通过求和电路叠加在误差放大器(EA)的输出上控制调整管，有效地将高频下的输入电压纹波消除，使得系统在高频下的PSRR得到较大的提升。

主权项

一种低压差线性稳压器，包括前馈噪声抑制电路、误差放大器、求和电路、调整管MP、第一电阻Rf1、第二电阻Rf2和第一电容CF；所述误差放大器由第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第三电阻R1、第二电容C1、第一电流源I1、第二电流源I2和第三电流源I3构成；其中，第二电流源I2的输入端和第三电流源I3的输入端接电源；第一PMOS管MP1的源极接第三电流源I3的输出端，第一PMOS管MP1的栅极接外部基准电压Vref，第一PMOS管MP1的漏极接地；第二PMOS管MP2的源极接第二电流源I2的输出端，第二PMOS管MP2的栅极接反馈电压，第二PMOS管MP2的漏极接地；第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极；第四PMOS管MP4的源极接电源，其栅极与漏极互连；第一NMOS管MN1的漏极和栅极互连，其漏极接第三PMOS管MP3的漏极，第一NMOS管MN1的源极接地；第三NMOS管MN3的漏极接第四PMOS管MP4的漏极，第三NMOS管MN3的栅极接第二电流源I2的输出端，第三NMOS管MN3的源极接第一电流源I1的输入端；第五PMOS管MP5的源极接电源，其栅极和漏极互连；第四NMOS管MN4的漏极接第五PMOS管MP5的漏极，第四NMOS管MN4的栅极接第三电流源I3的输出端，第四NMOS管MN4的源极接第一电流源I1的输入端；第一电流源I1的输出端接地；第六PMOS管MP6的源极接电源，其栅极接第五PMOS管MP5的漏极；第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，第二NMOS管MN2的栅极接第三PMOS管MP3的漏极，第二NMOS管MN2的源极接地；第六PMOS管MP6和第二NMOS管MN2的连接点依次通过第三电阻R1和第二电容C1后接地；所述求和电路由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五NMOS管MN5和第四电阻R3构成；其中，第七PMOS管MP7的源极通过第四电阻R3后接电源，第七PMOS管MP7的栅极与漏极互连；第八PMOS管MP8的源极接电源，其栅极接第九PMOS管MP9的漏极；第九PMOS管MP9的源极接电源，其栅极与漏极互连；第五NMOS管MN5的漏极接第七PMOS管MP7的漏极和第八PMOS管MP8的漏极；第五NMOS管MN5的栅极接第六PMOS管MP6漏极与第二NMOS管MN2漏极的连接点，第五NMOS管MN5的源极接地；所述前馈噪声抑制电路由第十PMOS管MP10、第十一PMOS管MP11、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第五电阻R2、第六电阻R4、第三电容C2、第四电容C4、第四电流源I4和第五电流源I5构成；其中，第四电流源I4和第五电流源 I5的输入端接电源；第三电容C2的一端接第四电流源I4的输出端，第三电容C2的另一端接第五电流源I5的输出端；第五电阻R2与第三电容C2并联；第十PMOS管MP10的源极接第四电流源I4的输出端，第十PMOS管MP10的栅极接外部基准电压Vref；第七NMOS管MN7的漏极接第十PMOS管MP10的漏极，第七NMOS管MN7的栅极和漏极互连，第七NMOS管MN7的源极接地；第六NMOS管MN6的漏极接第九PMOS管MP9的漏极，第六NMOS管MN6的栅极接第十PMOS管MP10的漏极，第六NMOS管MN6的源极接地；第十一PMOS管MP11的源极接第五电流源I5的输出端，第十一PMOS管MP11的栅极通过第六电阻R4后接外部基准电压Vref；第十一PMOS管MP11栅极与第六电阻R4的连接点通过第四电容C4后接电源；第八NMOS管MN8的漏极接第十一PMOS管MP11的漏极，第八NMOS管MN8的栅极和漏极互连，第八NMOS管MN8的源极接地；调整管MP的源极接电源，其栅极接第七PMOS管MP7的漏极，调整管MP的漏极依次通过第一电阻Rf1和第二电阻Rf2后接地，第一电容CF与第一电阻Rf1并联；调整管MP漏极与第一电阻Rf1和第一电容CF的连接点作为输出端。