[发明专利]细胞阵列计算系统

摘要

一种细胞阵列计算系统，包括：内控CPU、细胞阵列、细胞阵列总线、总线控制器、外部接口、存储接口以及至少一个采用整块读写的非易失性存储器；细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维或三维阵列，每个细胞包括微处理器和非易失随机存储器；每个细胞储存各自在细胞阵列中的位置作为ID以供细胞中的软件或硬件读取；内控CPU控制存储接口、管理存储数据以及通过细胞阵列总线与细胞阵列中的每一个细胞进行通信，分配细胞中的资源完成计算任务；总线控制器协调各个主设备对细胞阵列总线的控制权。本发明能克服CPU与内存、存储之间存在的通信瓶颈，大幅降低计算系统功耗，提高处理速度，扩展大规模数据存储能力，提升系统整体性能。

主权项

一种细胞阵列计算系统，其特征在于，包括：内控CPU、细胞阵列、细胞阵列总线、总线控制器、外部接口、存储接口以及至少一个第一存储器；所述第一存储器为采用整块读写的非易失性存储器；所述存储接口与所述细胞阵列总线、所述第一存储器相连，用于对所述第一存储器进行数据存储访问控制；所述细胞阵列是由一个以上兼具计算和存储功能的细胞组成的二维阵列或三维阵列，其中每一个细胞包括微处理器和第二存储器；所述第二存储器为非易失随机存储器，用于所述微处理器计算时所涉及数据的随机存取，还用于存储软件的指令代码和需要永久保存的数据；每一个细胞储存各自在所述细胞阵列中的位置作为ID以供细胞中的软件或硬件读取；所述细胞阵列中的相邻细胞之间有通信接口，能相互发送数据；所述内控CPU用于控制所述存储接口以及通过所述细胞阵列总线与所述细胞阵列中的每一个细胞进行通信；所述内控CPU还用于管理存储数据，分配细胞中的资源完成计算任务；所述总线控制器用于协调所述细胞阵列总线上各个主设备对所述细胞阵列总线的控制权；所述细胞阵列总线上的主设备包括所述内控CPU、所述存储接口以及连接到所述外部接口的外部访问设备。