[发明专利]一种基于FPGA的真随机数发生器

摘要

本发明公开了一种基于FPGA的真随机数发生器，它包括振荡环电路、多抽头的信号延迟链、触发器阵列，逻辑异或电路以及后处理电路。振荡环电路产生的时钟信号馈入到信号延迟链，触发器阵列在一系统时钟的控制下对延迟链的各抽头电平状态进行采样，所有触发器的采集结果进行逻辑“异或”处理，并送入后处理电路，后处理电路的输出就是所产生的二进制真随机数序列。本发明不但可以尽可能高的速率产生随机数，而且可以保证随机数的质量。

主权项

1.一种基于FPGA的真随机数发生器，包括振荡环电路、多抽头的信号延迟链、触发器阵列，逻辑异或电路以及后处理电路，其中，所述振荡环电路用于产生含有抖动的时钟信号；所述多抽头的信号延迟链用于传输所述含有抖动的时钟信号，并将信号延迟链上信号的电平状态通过抽头向外输出；所述触发器阵列用于在一系统时钟的控制下采样所述信号延迟链抽头的电平状态；所述逻辑异或电路将采样到的信号延迟链抽头的电平状态进行逻辑“异或”操作，产生和所述系统时钟的频率同步的二进制bit流，并将其发送给所述后处理电路处理；所述后处理电路接收所述逻辑异或电路产生的二进制bit流，进行变换处理，输出为具有真随机性的二进制bit流；其中，所述振荡环电路产生的含有抖动的时钟信号从所述信号延迟链的一端进入，流向另一端，所述信号延迟链的总延迟时间长度大于或等于所述含有抖动的时钟信号周期的一半；所述触发器阵列采样的系统时钟的频率小于被采时钟信号的频率。