[发明专利]数据截止位提取电路、串并转换电路以及串行点灯电路

摘要

本发明提供了一种数据截止位提取电路、串并转换电路以及串行点灯电路，其中，在该数据截止位提取电路中包括：第一边沿触发器、第二边沿触发器以及一反相器，其中，第一边沿触发器的数据输出端与第二边沿触发器的数据输入端连接，反相器的数据输出端与第二边沿触发器的时钟端连接；时钟信号分别接入第一边沿触发器和第二边沿触发器的复位端，数据信号分别接入第一边沿触发器的时钟端和反相器的数据输入端；在一个数据周期内，数据信号中包括一数据截止位，当时钟信号结束后，第一边沿触发器和第二边沿触发器提取数据截止位并将其作为时钟输入，在截止数据位结束后保持第二边沿触发器高电平输出。以此提高串并转换电路和串行点灯电路的容错能力。

主权项

1.一种数据截止位提取电路，其特征在于，所述数据截止位提取电路中包括：第一边沿触发器、第二边沿触发器以及一反相器，其中，所述第一边沿触发器的数据输出端与所述第二边沿触发器的数据输入端连接，所述反相器的数据输出端与所述第二边沿触发器的时钟端连接；时钟信号分别接入所述第一边沿触发器和所述第二边沿触发器的复位端，数据信号分别接入所述第一边沿触发器的时钟端和所述反相器的数据输入端；/n在一个数据周期内，所述数据信号中包括一数据截止位，且所述数据信号的位数大于所述时钟信号中时钟周期的数量；所述数据截止位位于所述时钟信号结束后所述数据信号中对应的数据位；/n在一个数据周期内，当所述时钟信号结束后，所述第一边沿触发器和所述第二边沿触发器提取所述数据截止位并将其作为时钟输入，在所述数据截止位结束后保持所述第二边沿触发器高电平输出，第一边沿触发器和第二边沿触发器中复位端不再有时钟采样，此时将数据信号DATA中的数据截止位作为两个边沿触发器的时钟输入。/n