[发明专利]一种FPGA部分重构在雷达信号处理中的装置及其实现方法

摘要

本发明一种FPGA部分重构在雷达信号处理中的装置与实现方法，利用FPGA部分重构的方法实现雷达信号中不同波形之间的动态切换。该装置包括FPGA核心芯片及其外围电路、ADC采样芯片及其外围电路、网口芯片电路、电源电路。所述实现方法为步骤一分析多种工作模式下FPGA程序中相同的处理流程与不同的处理流程。步骤二编写各个模块的FPGA实现算法。步骤三采用palnahead12.4软件进行区域分配，生成FPGA的烧写文件。步骤四上位机发送部分配置文件进行功能模式的切换测试。本发明所采用动态部分重构的方法在一个硬件平台上实现不同的功能，功能的切换是实时的，且减少资源消耗，减少功率消耗。

主权项

一种FPGA部分重构在雷达信号处理中的装置的实现方法，该方法的实施是基于FPGA部分重构在雷达信号处理中的装置，该装置包括FPGA及其外围电路、ADC及其外围电路、网口芯片电路及电源电路；所述FPGA为核心芯片，负责所有逻辑功能的实现；FPGA控制ADC进行采样，并接收采样数据，FPGA内部对采样数据进行处理；FPGA控制网口芯片实现上位机与FPGA之间的通信：FPGA处理后的雷达波形结果通过网口传输给上位机，同时FPGA接收上位机发送的部分配置文件和命令；所述FPGA的外围电路包括电源滤波电路、时钟电路、配置模式控制电路和程序存储FLASH电路；电源滤波电路给FPGA提供噪声小且稳定的电压；时钟电路为FPGA提供所需的时钟信号；FPGA通过配置三个配置引脚的电平进行选择；FPGA在断电之后其内部布线逻辑会被清除，每次上电都需要重新配置，因此需要将FPGA程序生成的配置文件固化到程序存储FLASH中，每次上电FPGA从该FLASH中读取配置文件进行配置；ADC为采样芯片，负责对外部输入信号进行采样，把模拟信号转换为数字信号，ADC采样得到的数字信号送入FPGA内部进行数字处理；采用两片ADC对两路雷达波形进行采集；ADC的输入信号为差分信号，因此需要在信号输入端将输入的单端信号转为相应的差分信号；ADC转换完成的信号以LVDS DDR的方式传输给FPGA；所述ADC外围电路包括单端转差分电路和信号电平转换电路；单端转差分电路能够将输入的单端雷达信号转换为相应的差分信号；信号电平转换电路是为了将FPGA输出的控制信号转换为和ADC匹配电平；所述网口芯片电路是网口通信电路模块的核心控制芯片，它作为FPGA与上位机之间的桥梁，负责完成它们之间的数据传输；网口芯片电路上层信号与FPGA通过GMI接口相连；底层信号与网络物理层的RJ45水晶头相连；FPGA控制网口芯片电路工作在千兆网模式；FPGA处理后的雷达波形结果通过网口传输给上位机，同时FPGA接收上位机通过网口发送的部分配置文件和命令；所述电源电路为FPGA部分重构在雷达信号处理中的装置提供工作所需电压；其特征在于：实现方法包括如下步骤：步骤一：分析多种工作模式下FPGA程序中相同的处理流程与不同的处理流程；接收上位机发送的部分配置文件，对FPGA进行部分重配置，动态处理多种雷达波形并将处理结果通过网口发送到上位机；通过分析，对雷达波形的处理都需要经过ADC采样，将模拟信号转换为数字信号并在FPGA内部进行处理；不同雷达波形的处理算法有所不同；处理后的结果通过网口上传到上位机；FPGA通过网口接收上位机发送的部分配置文件对FPGA进行重配置；ADC对输入的模拟信号进行采样，FPGA通过网口向上位机传输波形处理结果，上位机通过网口向FPGA传输部分配置文件；步骤二：编写各个模块的FPGA实现算法；通过分析可知，分为以下四个功能模块：ADC采集模块、部分配置模块、波形处理模块及网口传输模块；所述ADC采集模块；是FPGA对ADS5562芯片的控制，FPGA对ADS5562芯片的控制就是在每次转换完成后读出转换数据；ADS5562芯片返回的数据是LVDS DDR格式的，FPGA将返回的差分数据转换为单端数据；ADS5562芯片的输入信号为差分信号，因此需要在信号输入端将输入的单端信号转为相应的差分信号；ADC转换完成的信号以LVDS DDR的方式传输给FPGA；所述部分配置模块；FPGA采用内部配置接口ICAP的方式实现部分重构；动态重构的配置数据通过ICAP接口动态地对FPGA进行重配置；ICAP接口包含单独的数据输入总线和数据输出总线；在实现部分重构的时候，首先需要在上位机VC界面的控制下，将部分重构文件通过网口发送给FPGA，FPGA接收到部分配置文件并存储到内部RAM中，FPGA检测到部分配置文件的结束标志时，停止向RAM中写数，同时开始从RAM中读取部分配置文件的数据，并发送到ICAP接口；FPGA对ICAP的控制是通过状态机的方式实现；所述波形处理模块；FPGA对波形处理模块的设计是对不同波形进行处理，包括线性调频波的脉冲压缩、步进频率波的脉冲压缩、频移键控波的解调、相移键控波的解调及幅度键控波的解调；所述网口传输模块；该模块负责FPGA与上位机之间的数据传输，包括FPGA将处理之后的数据打包上传到上位机，同时上位机将部分配置文件传输到FPGA实现部分重构，另外上位机也通过网口向FPGA发送控制命令；步骤三：采用palnahead12.4软件进行区域分配，生成FPGA的烧写文件在采用palnahead12.4进行区域分配之前，需要在FPGA开发环境ISE12.4中生成ngc文件；在ISE12.4中的工程文件中需要将波形处理模块设置为顶层 模块，并在综合选项中把“add IO BUF”不选，然后综合生成波形处理模块的ngc文件，该文件在后面的planahead12.4中会用到；除了生成波形处理模块的ngc文件还需要生成顶层模块的ngc文件，顶层模块ngc文件的生成需要将波形处理模块的代码文件从工程中删除，只保留程序中对波形处理模块的调用，同样只进行第一步综合，这里需要选中“add IO BUF”，生成相应的ngc文件；生成这些ngc文件之后在planahead12.4中对波形处理模块进行区域划分；这里需要新建一个新的planahead12.4工程，在选择工程属性的时候需要勾选上“set PR project”，只有安装部分重构的license之后才会出现该选项；下面就需要按照提示添加相应的文件，首先需要添加的是顶层模块的ngc文件，接下来提示添加相应的管脚约束文件；接下来就需要对这个波形处理模块进行设置；首先需要将波形处理模块设置为可重构模块，然后在波形处理模块中添加前面生成的波形处理模块的ngc文件，添加之后就需要对该波形处理模块进行区域划分，所选择的FPGA的区域需要满足波形处理模块中所需要的逻辑资源，选定好区域后需要经过drc检测，检测没问题之后就在planahead12.4中进行设置，经过布局布线之后会生成波形处理模块的配置文件以及全局配置文件；需要对这些文件进行有效性检测；检测方法就是在线加载进行测试，验证部分配置文件是否能够正确完成重构功能；步骤四：上位机发送部分配置文件进行功能模式的切换测试；通过上位机VC界面进行功能切换测试；在VC界面的设置中，首先需要初始化网口通信；然后选择部分配置文件进行传输，选择配置文件的时候会自动检测部分配置文件的有效性并进行判断；若部分配置文件有效就向FPGA进行发 送，FPGA接收到部分配置文件之后先存储在RAM中，检测到配置文件接收完成后开始进行FPGA的配置。